PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-150783

(43) Date of publication of application: 24.05.2002

(51)Int.CI.

G11C 16/04 G11C 16/06 H01L 21/8247 H01L 27/115 H01L 27/10 H01L 29/788 H01L 29/792

(21)Application number: 2000-344364

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

10.11.2000

(72)Inventor: NOGUCHI MITSUHIRO


AIDA AKIRA

(54) SEMICONDUCTOR MEMORY AND METHOD FOR DISCRIMINATING CHANGE OF THRESHOLD VALUE OF MEMORY CELL TRANSISTOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor memory in which data can appropriately be rewritten in a short time and reliability can be improved.

SOLUTION: A cell array for evaluating read-disturb and a switch 4 are provided so that an output of a data control line driver 2 is shared with a memory cell array 1. At the time of read-out, the voltage equal to the control gate voltage of the memory cell array 1 is applied as the control gate voltage of the cell array for evaluating readdisturb, and read-disturb stress is given. Then a block in which data destruction is being caused is previously detected by the cell array for evaluating read-disturb and the switch 4 for data destruction by read-out, and its block position information is imported.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-150783 (P2002 - 150783A)

(43)公開日 平成14年5月24日(2002.5.24)


(51) Int.Cl.7		識別配号		FI.				テーマコート*(参考)		
G11C	16/04	•		H0	1 L	27/10		481	5B025	
	16/06			G 1	1 C	17/00		624	5 F 0 O 1	
H01L	21/8247							622E	5 F O 8 3	
	27/115	•						631	5 F 1 O 1	
	27/10	481						634E		
		•	審査請求	未請求	旅館	項の数25	OL	(全 37 頁)	最終頁に続く	
(21)出願番	₹	特國2000-344364(P2000-344364)		(71)出顧人 000003078 株式会社東芝						
(22)出顧日		平成12年11月10日(2000.11.10)				東京都	港区芝	浦一丁目1番	1号	
					(72)発明者		野口 充宏 神奈川県横浜市磯子区新杉田町8番地 株			

(57)【要約】

(54) 【発明の名称】

【課題】短時間で的確なデータの再書込みを可能にし、 信頼性を向上できる半導体記憶装置を提供することを目 的とする。

【解決手段】データ制御線ドライバ2の出力をメモリセ ルアレイ1と共有するように、リードディスタープ評価 用セルアレイおよびスイッチ4が設けられている。読み 出し時には、リードディスターブ評価用セルアレイの制 御ゲート電圧として、メモリセルアレイ1の制御ゲート 電圧と等しい電圧が印加され、ゲートディスタープスト レスが与えられる。そして、読み出しによるデータ破壊 に対して、上記リードディスターブ評価用セルアレイお よびスイッチ4により、あらかじめデータ破壊が生じつ つあるプロックを検知し、そのプロックの位置情報を知 らしめることを特徴としている。



式会社束芝横浜事業所内

式会社東芝横浜事業所内

弁理士 鈴江 武彦

神奈川県横浜市磯子区新杉田町8番地 株

(外6名)

最終頁に続く

(72) 発明者 合田 晃

(74)代理人 100058479

.

【特許請求の範囲】

【請求項1】 保持すべきデータに対応して電荷が注入 もしくは放出される電荷蓄積層を有するメモリセルエレ メントを複数備える再書込み可能な半導体記憶装置であって、

少なくとも2個のデータ破壊評価用メモリセルと、 メモリセルアレイ中のメモリセルエレメントが選択されたときに、前記データ破壊評価用メモリセルを選択する 選択トランジスタと、

前記各々のデータ破壊評価用メモリセルの制御端子と前 10 記メモリセルアレイ中のデータ選択線間にそれぞれ接続され、前記メモリセルアレイから読み出しを行う場合に 導通状態となり、前記データ破壊評価用メモリセルから 読み出しを行う場合に遮断状態となる第一のスイッチ レ

前記各々のデータ破壊評価用メモリセルの制御端子と所定の電圧が印加される電圧ノード間にそれぞれ接続され、前記メモリセルアレイから読み出しを行う場合に遮断状態となり、前記データ破壊評価用メモリセルから読み出しを行う場合に導通状態となる第二のスイッチとを 20 具備することを特徴とする半導体記憶装置。

【請求項2】 前記第一および第二のスイッチはMIS FETからなり、それぞれ前記選択トランジスタよりも 長いゲート長を有することを特徴とする請求項1に記載 の半導体記憶装置。

【請求項3】 前記第一および第二のスイッチ、および前記メモリセルアレイ中のメモリセルエレメントはMISFETからなり、前記第一および第二のスイッチのゲート絶縁膜厚は、前記メモリセルエレメントのゲート絶縁膜厚よりも厚いことを特徴とする請求項1に記載の半 30 導体記憶装置。

【請求項4】 前記データ破壊評価用メモリセル、前記第一および第二のスイッチはそれぞれ、2個以上で且つ前記メモリセルアレイ中のメモリセルプロックに含まれるメモリセルエレメントの個数よりも少ないことを特徴とする請求項1万至3いずれか1つの項に記載の半導体記憶装置。

【請求項5】 データ転送線の電圧と基準電圧とを比較して前記メモリセルアレイ中のメモリセルブロックのリードディスターブ状態を検出する比較手段と、この比較 40 手段の出力をトリガ信号として前記メモリセルブロックのアドレスを記憶するアドレス記憶手段とを更に具備し、前記比較手段により、電源投入後、始めてデータ破壊が生じつつあるメモリセルブロックを検出した場合に、前記アドレス記憶手段に記憶したアドレスのメモリセルブロックに再書き込みすることを特徴とする請求項1乃至4いずれか1つの項に記載の半導体記憶装置。

【請求項6】 前記メモリセルアレイからの読み出しと 前記データ破壊評価用メモリセルからの読み出しが、前 記メモリセルアレイのデータを検出する毎にそれぞれ 1 50 2

回ずつ行われることを特徴とする請求項1に記載の半導 体記憶装置。

【請求項7】 電流端子を直列または並列に接続された 複数の第一のメモリセルエレメントと、これら第一のメ モリセルエレメントを選択する第一のスイッチング素子 とを有し、データの再書き込み可能な第一のメモリセル ブロックと、

電流端子を直列または並列に接続された複数の第二のメモリセルエレメントと、これら第二のメモリセルエレメントを選択する第二のスイッチング素子とを有し、データの再書込み可能な第二のメモリセルブロックと、

第一の電圧を与える第一の電圧ノードと、

前記第一のメモリセルブロックの第一のデータ選択線に 第一の電流端子を接続され、前記第二のメモリセルブロックの第二のデータ選択線に第二の電流端子を接続され た第三のスイッチング素子と、

前記第二のメモリセルブロックの第二のデータ選択線に 第一の電流端子を接続され、前記第一の電圧ノードに第 二の電流端子を接続された第四のスイッチング素子と、 前記第二のメモリセルブロックに含まれる前記第二のス イッチング素子の第一の電流端子に接続された第一のデ ータ転送線と、

前記第一のデータ転送線に接続され、前記第一のデータ 選択線の電圧と基準電圧を比較する第一の電圧比較手段 と、

前記第一の電圧比較手段の出力をトリガ信号として前記 第一のメモリセルブロックのアドレスを記憶するアドレス記憶手段とを具備し、

前記第一のメモリセルブロックの読み出し期間内に、前 記第三のスイッチング素子が導通状態、前記第四のスイ ッチング素子が遮断状態となり、

前記第二のメモリセルブロックの読み出し期間内に、前 記第四のスイッチング素子が導通状態、前記第三のスイ ッチング素子が遮断状態となることを特徴とする半導体 記憶装置。

【請求項8】 前記第一および第二のメモリセルブロック中の前記第一および第二のメモリセルエレメントはそれぞれ、少なくとも1つの電荷蓄積層と制御ゲートとを有する電界効果トランジスタを含むことを特徴とする請求項7に記載の半導体記憶装置。

【請求項9】 前記第一および第二のメモリセルブロック中の前記第一および第二のメモリセルエレメントはそれぞれ、同じ導電型のウェル領域上に形成された電界効果トランジスタであることを特徴とする請求項8に記載の半導体記憶装置。

【請求項10】 前記第一および第二のメモリセルブロック中の前記第一および第二のメモリセルエレメントはそれぞれ、SiNを電荷蓄積層として用いる電界効果トランジスタであることを特徴とする請求項8に記載の半導体記憶装置。

【請求項11】 前記第二のメモリセルブロック中の前 記第二のメモリセルエレメントは、前記第一のメモリセ ルブロック中の前記第一のメモリセルエレメントと実質 的に等しい構造であることを特徴とする請求項7に記載 の半導体記憶装置。

【請求項12】 前記第一のメモリセルブロックは、前 記第一のデータ転送線と直交する方向に複数並列に形成 され、前記第一のデータ転送線と前記第一のデータ選択 線が直交して配置されることによりメモリセルアレイを 形成し、前記第一のメモリセルブロックの前記第一のデ 10 一タ選択線とブロック選択線は平行に配置されることを 特徴とする請求項7に記載の半導体記憶装置。

【請求項13】 前記第一および第二のメモリセルブロック内の前記第一および第二のデータ選択線を駆動するドライバ回路を更に具備し、前記ドライバ回路は、前記第一のメモリセルブロックの一端に接続され、前記第二のメモリセルブロックは前記第一のメモリセルブロックの他端に接続されることを特徴とする請求項12に記載の半導体記憶装置。

【請求項14】 前記第二のメモリセルブロックに含ま 20 れる前記第二のメモリセルエレメントは、2個以上で且 つ前記第一のメモリセルブロックに含まれる前記第一のメモリセルエレメントの個数よりも少ないことを特徴と する請求項7に記載の半導体記憶装置。

【請求項15】 前記第一のメモリセルブロックに設けられた第一のスイッチング案子の第一の電流端子に接続された第二のデータ転送線と、前記第二のデータ転送線に接続され、前記第二のデータ選択線の電圧と基準電圧を比較する第二の電圧比較手段とを更に具備し、前記第一の電圧比較手段は、前記第二の電圧比較手段と実質的30に等しい回路構成部を有することを特徴とする請求項7に記載の半導体記憶装置。

【請求項16】 前記第一の電圧比較手段の出力をトリガ信号として前記第一のメモリセルブロックのアドレスを記憶する前記アドレス記憶手段は、複数のアドレスを記憶することを特徴とする請求項7に記載の半導体記憶装置。

【請求項17】 前記第一の電圧ノードの電圧は、前記第一のメモリセルブロックの消去直後のしきい値の最大値よりも高く、且つ書込み直後のしきい値の最小値より 40も低いことを特徴とする請求項7に記載の半導体記憶装置。

【請求項18】 前記第一のメモリセルブロック中の前 記第一のメモリセルエレメントは、外部から入力される コマンドによって、書込みおよび読み出しが行われるこ とを特徴とする請求項7に記載の半導体記憶装置。

【請求項19】 前記第二のメモリセルブロックは、前記第一のデータ転送線と直交する方向には1つだけ形成されることを特徴とする請求項12に記載の半導体記憶装置。

4

【請求項20】 前記第一および第二のメモリセルブロックにおける前記複数の第一および第二のメモリセルエレメントの第一および第二のスイッチング案子が接続された端と対となる電流端子にそれぞれ第一の電流端子が接続され、第二の電流端子には一定電圧を与える第二の電圧ノードが接続される第五および第六のスイッチング素子を更に具備することを特徴とする請求項7に記載の半導体記憶装置。

【請求項21】 前記第五のスイッチング素子の第一の 電流端子に接続された第一のメモリセルエレメントの制 御ゲートは、前記第二のメモリセルブロックに含まれる 前記第二のメモリセルエレメントの制御ゲートと前記第 三のスイッチング素子を介して接続されていることを特 徴とする請求項20に記載の半導体記憶装置。

【請求項22】 保持すべきデータに対応して電荷が注入もしくは放出される電荷蓄積層を有するメモリセルトランジスタを備える再書込み可能な半導体記憶装置におけるメモリセルトランジスタのしきい値の変化を判別する方法であって、

データ転送線に前記メモリセルトランジスタの電流端子 の一端が電気的に接続され、データ選択線に前記メモリ セルトランジスタの制御端子が接続された状態で、

データ選択線を共通とした第一および第二のメモリセルトランジスタに、それぞれのメモリセルトランジスタに 接続されたデータ転送線の電位に電位差を与えることにより、読み出し時に異なる電圧ストレスを与え、

第一のメモリセルトランジスタのデータ読み出し時に第 二のメモリセルトランジスタのしきい値を判定し、その 判定結果に基づいて前記第一のメモリセルトランジスタ のブロックアドレスを記憶することを特徴とする半導体 記憶装置におけるメモリセルトランジスタのしきい値の 変化を判別する方法。

【請求項23】 前記判定結果を読み出し、判定結果に依存して、前記ブロックアドレスで指定されたデータブロックのデータを読み出し、前記ブロックを消去し、前記データを前記データブロックに再書込みすることを特徴とする請求項22に記載の半導体記憶装置におけるメモリセルトランジスタのしきい値の変化を判別する方法。

【請求項24】 前記複数のメモリセルエレメントは、電流端子が直列に接続されてNAND型メモリセルブロックを構成し、前記読み出し時に前記第一のメモリセルトランジスタに接続されたデータ転送線に与える電位は、前記第二のメモリセルトランジスタに接続されたデータ転送線に与える電位よりも高いことを特徴とする請求項22に記載の半導体記憶装置におけるメモリセルトランジスタのしきい値の変化を判別する方法。

【請求項25】 前記複数のメモリセルエレメントは、 電流端子が直列に接続されてAND型メモリセルブロッ クを構成し、前記読み出し時に前記第一のメモリセルト

ランジスタに接続されたデータ転送線に与える電位は、 前記第二のメモリセルトランジスタに接続されたデータ 転送線に与える電位よりも低いことを特徴とする請求項 22に記載の半導体記憶装置におけるメモリセルトラン ジスタのしきい値の変化を判別する方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、読み出しによるデータ破壊に対する信頼性を向上した半導体記憶装置およびそのメモリセルトランジスタのしきい値の変化を判別 10 する方法に関する。

[0002]

【従来の技術】浮遊ゲート電極にチャネルから絶縁膜を介してトンネル電流によって注入した電荷をディジタルピットの情報格納として用い、その電荷量に応じたMOSFETのコンダクタンス変化を測定し、情報を読み出す不揮発性半導体メモリ(EEPROM)が開発されている。中でも、メモリセルを複数個直列または並列接続しメモリセルブロックを形成したNAND型またはAND型EEPROMは、選択トランジスタの数をメモリセルより大幅に減らすことができ、より高密度化することができる。

【0003】しかしながら、上記不揮発性半導体メモリでは、読み出し操作によって、非選択のメモリセルの制御ゲートに電圧が印加され、読み出し操作を繰り返すことにより、記憶データが破壊するリードディスタープ(read disturb)が生じ、読み出し時の電流を大きく確保できないという問題があった。

【0004】図25(a),(b)を用いてこの問題点を説明する。図25(a),(b)はそれぞれ、従来の30 EEPROMのメモリセルエレメントにおけるゲートストレス印加時間に対するしきい値の変化を示している。ストレス印加前には、図25(a)に示すように電荷蓄積層に正の電荷が蓄積している状態、いわゆる消去状態となっているか、あるいは図25(b)に示すように電荷蓄積層に負の電荷が蓄積している状態、いわゆる書込み状態となっている。なお、Vthiは、電荷蓄積層に電荷が蓄積していない場合のしきい値を示している。

【0005】ここで、図25 (a) の挿入図のように、ソース・ドレイン電極に対して制御ゲートに正の電圧を 40 印加すると、ソース・ドレイン領域と電気的に接続されたチャネル領域から電荷蓄積層に電子が注入され、しきい値が上昇する。この際、制御ゲートへの印加電圧VGが高いほど、電荷蓄積層とチャネル領域との電界が強くなり、注入される電流が増加するため、同じストレス印加時間でもしきい値の上昇量が大きくなる。また、電荷蓄積層とチャネル領域との間の絶縁膜が薄膜化するほど、同じ印加電圧VGでも電界が上昇するためこの電流注入が顕著になり、例えばSiNを電荷蓄積層として用いたメモリセルエレメントでは、特開平11-3302 50

6

77号公報の図4に記載されているように、2.5V以下の低い制御ゲート電圧でもしきい値の上昇が生じてしまうことが知られている。

【0006】同様に、図25 (b) の挿入図に示すように、ソース・ドレイン電極に対して制御ゲートに負の電圧を印加すると、チャネル領域へ、電荷蓄積層から電子が放出され、または電荷蓄積層に正孔が注入されてしきい値が低下する。ここで、ゲート電圧が高いほど、電荷蓄積層とチャネル領域との電界が強くなり、放出される電流が増加するため、しきい値の下降量が大きくなる。【0007】このようなしきい値変化は、メモリセルが直列および並列に接続され、それぞれが独立にデータ読み出しをされるメモリセルブロックで特に問題となる。以下に例を挙げてこれを説明する。

【0008】図26(a), (b)において、49は例えば、それぞれNAND型メモリセルブロック、およびAND型メモリセルブロックで形成される1つのブロックを示している。図の各記号の後の括弧内は読み出し時に印加する電圧に対する符号を示している。図26

(a) では、電荷蓄積層を有するMOSトランジスタか らなる不揮発性メモリセル (メモリセルエレメント) M 0~M15が直列に接続され、一端が選択トランジスタ S1を介してBL1またはBL2と記してあるデータ転 送線に接続されている。また他の一端は選択トランジス タS2を介してSLと記してある共通ソース線に接続さ れている。上記メモリセルエレメントM0~M15は、 電荷蓄積層に貯えられた電荷量によってしきい値が変化 するトランジスタである。 さらに、それぞれのメモリセ ルエレメントM0~M15の制御電極は、WL0a~W L15aと記したデータ選択線に接続されている。ま た、データ転送線に沿った複数のメモリセルプロックか ら1つのメモリセルブロックを選択してデータ転送線に 接続するため、選択トランジスタS1の制御電極はプロ ック選択線SSLaに接続されている。さらに、選択ト ランジスタS2の制御電極はプロック選択線GSLaに 接続されており、いわゆるNAND型メモリセルブロッ ク49 (破線の領域)を形成している。上記ブロック選 択線GSLaおよびSSLaは、データ選択線 (WLO a~WL15a)と同一方向に形成されている。また、 BL1およびBL2はデータ転送線を示し、データ選択 線と互いに直交する方向に配置されている。メモリセル プロック49内のそれぞれのメモリセルエレメントMO ~M15は、データ転送線とデータ選択線の交点に形成 され、それぞれ独立にデータの保持および呼び出しが可 能となっている。

【0009】このようなNAND配置のメモリセルエレメントからデータを読み出す場合を、データ選択線WL14aに接続されたメモリセルエレメントM14のデータを読み出す場合を例に挙げて説明する。この場合、例えばデータ転送線BL1に正の電圧VBLを加え、共通

ソース線SLを0Vとし、共通ソース線SLとの電圧差を与えた状態で、データ選択線WL14aには、その書込みデータしきい値と消去データしきい値の中間の電圧Vrefを印加する。この時、共通ソース線SLとデータ転送線BL1との間に接続されたM14以外のメモリセルエレメント、すなわちメモリセルエレメントM0~M13およびM15、さらに選択トランジスタS2とS1を導通状態に保つことにより、BL1とSLの間の導通および非導通状態によってM14の情報を読み出すことができる。この時、メモリセルエレメントM0~M1 103およびM15は、その書込み消去状態によらず導通状態を保つため、書込みデータしきい値よりも高い電圧Vreadが印加されることが必要となり、図25(a)で示した電圧ストレスが印加されることになる。

【0010】よって、図25 (a) のように読み出し操作を繰り返すことにより、メモリセルエレメント (メモリセルトランジスタ) M0~M13およびM15の消去しきい値が上昇し、書込みしきい値に近づくためにデータが破壊するリードディスターブ (read disturb) が生じる。ここで、VreadはVrefよりも高い電圧と20なるため、NAND型配置でのリードディスターブは、データを読み出したメモリセルトランジスタよりも、そのメモリセルトランジスタに直列に接続されている非選択のメモリセルトランジスタの方が大きく影響を受ける。

【0011】このリードディスターブを抑制するため に、読み出し電圧Vreadを低く抑えると、この読み 出し電圧Vreadと書込みしきい値の分布広がり上限 との差が縮小し、トランジスタMO〜M13およびM1 5の駆動電流が低下してしまい、M14に対する直列抵 30 抗成分が大きくなる。このように直列抵抗成分Rが上昇 すると、消去しきい値のセルを読み出す場合のセル電流 を「cellとして、例えばトランジスタMOを読み出 す場合にはM15を読み出す場合に比較して、R×Ic e 1 1 以上に読み出すメモリセルソース端の電位が上昇 する。このため、M15を読み出す場合にはVref以 上のしきい値で非導通状態となるが、MOを読み出す場 合には、(Vref-R×Icell)以上のしきい値 では非導通状態となり、消去データが書き込みデータと 誤読み出しされてしまう問題が生じる。さらに、上記直 40 列抵抗成分Rによって、データ転送線と共通ソース線を 流れる電流が小さく制限されるので、消去しきい値のメ モリセルを読み出した場合と書き込みしきい値のメモリ セルを読み出した場合のデータ転送線の電位差が小さく なり、読み出し電圧マージンが低下し、読み出し時間が 増大してしまう問題があった。

【0012】また、図26 (b) は、電荷蓄積層を有するMOSトランジスタからなる不揮発性メモリセル (メモリセルエレメント) M0~M15が並列に接続され、一端が選択トランジスタS1を介してBL1と記してあ 50

8

るデータ転送線に接続されているAND型メモリセルブロックを示している。図26(a)と同一の部分には、同一符号を付してその詳細な説明は省略する。

【0013】このようなAND配置のメモリセルエレメ ントからデータを読み出す場合を、データ選択線WL1 4 a に接続されたメモリセルエレメントM14のデータ を読み出す場合を例に挙げて説明する。この場合、例え ばデータ転送線BL1に正の電圧VBLを加え、共通ソ ース線SLを0Vとし、共通ソース線SLとの電圧差を 与えた状態で、データ選択線WL14aには、その書込 みデータしきい値と消去データしきい値の中間の電圧V refを印加する。この時、共通ソース線SLとデータ 転送線 B L 1 の間に接続されたM 1 4 以外のメモリセル トランジスタ、すなわちM0~M13およびM15は非 導通状態にし、さらに選択トランジスタS2とS1を導 通状態に保つことにより、データ転送線BL1と共通ソ ース線SLとの間の導通および非導通状態によってM1 4の情報を読み出すことができる。この時、メモリセル トランジスタM0~M13およびM15は、その書込み 消去状態によらず非導通状態を保つため、消去データし きい値よりも低い電圧Vread2が印加されることが 必要となり、図25(b)で示したような電圧ストレス が印加されることになる。

【0014】よって、図25(b)のように読み出し操作を繰り返すことにより、メモリセルトランジスタM0~M13およびM15の書込みしきい値が低下し、消去しきい値に近づくためにデータが破壊するリードディスターブ(read disturb)が生じる。ここで、Vread2はVrefよりも低い電圧となるため、AND型配置でのリードディスターブは、データを読み出したメモリセルトランジスタよりも、そのメモリセルトランジスタに並列に接続された非選択のメモリセルトランジスタの方が大きく影響を受ける。

【0015】上記リードディスターブを抑制するため に、読み出し電圧Vread2を高く設定すると、Vr ead 2と消去しきい値の分布広がり下限との差が縮小 し、メモリセルトランジスタM0~M13およびM15 が遮断できなくなり、ソース・ドレイン領域間にリーク 電流が流れ、M14に流れる電流に前記リーク電流が加 わって、データ転送線BL1と共通ソース線SLの間を 流れることとなる。このリーク電流は、メモリセルトラ ンジスタMO~M13およびM15のデータパターンに 依存するため一定ではなく、消去データのセル数が多い ほど大きくなる。よって、このリーク電流分が増大する と、消去しきい値のメモリセルトランジスタを読み出し た場合と書き込みしきい値のメモリセルトランジスタを 読み出した場合のデータ転送線の電位差が小さくなり、 読み出し電圧マージンが低下し、誤読み出しが生じてし まう問題があった。

[0016]

【発明が解決しようとする課題】上述したように、メモリセルエレメントを複数個直列または並列接続したメモリセルブロックをマトリックスに配置した従来の半導体記憶装置では、読み出し操作によって、非選択のメモリセルエレメントの制御ゲートに電圧が印加され、読み出し操作を繰り返すことにより、データが破壊するリードディスターブ(read disturb)が生じる。さらに、このリードディスターブを防ごうとすると、読み出し時の電流を大きく確保できず、読み出し電圧マージンが低下するという問題があった。

【0017】本発明は、上記の問題を解決すべくなされたもので、その目的とするところは、読み出しによるデータ破壊に対して、あらかじめデータ破壊が生じつつあるブロックを検知し、そのブロックの位置情報を知らしめることにより、短時間で的確なデータの再書込みを可能にし、信頼性を向上できる半導体記憶装置およびそのメモリセルトランジスタのしきい値の変化を判別する方法を提供することにある。

[0018]

【課題を解決するための手段】本発明に係る第1の半導 20 体記憶装置は、保持すべきデータに対応して電荷が注入 もしくは放出される電荷蓄積層を有するメモリセルエレ メントを複数備える再書込み可能な半導体記憶装置であ って、少なくとも2個のデータ破壊評価用メモリセル と、メモリセルアレイ中のメモリセルエレメントが選択 されたときに、前記データ破壊評価用メモリセルを選択 する選択トランジスタと、前記各々のデータ破壊評価用 メモリセルの制御端子と前記メモリセルアレイ中のデー 夕選択線間にそれぞれ接続され、前記メモリセルアレイ から読み出しを行う場合に導通状態となり、前記データ 30 破壊評価用メモリセルから読み出しを行う場合に遮断状 態となる第一のスイッチと、前記各々のデータ破壊評価 用メモリセルの制御端子と所定の電圧が印加される電圧 ノード間にそれぞれ接続され、前記メモリセルアレイか ら読み出しを行う場合に遮断状態となり、前記データ破 壊評価用メモリセルから読み出しを行う場合に導通状態 となる第二のスイッチとを具備することを特徴としてい

【0019】そして、上記構成において、下記(a)~ (e)のような特徴を備えている。

【0020】(a)前記第一および第二のスイッチはM ISFETからなり、それぞれ前記選択トランジスタよ りも長いゲート長を有する。

【0021】(b)前記第一および第二のスイッチ、および前記メモリセルアレイ中のメモリセルエレメントはMISFETからなり、前記第一および第二のスイッチのゲート絶縁膜厚は、前記メモリセルエレメントのゲート絶縁膜厚よりも厚い。

【0022】 (c) 前記データ破壊評価用メモリセル、 前記第一および第二のスイッチはそれぞれ、2個以上で 50 10

且つ前記メモリセルアレイ中のメモリセルブロックに含まれるメモリセルエレメントの個数よりも少ない。

【0023】(d) データ転送線の電圧と基準電圧とを 比較して前記メモリセルアレイ中のメモリセルブロック のリードディスターブ状態を検出する比較手段と、この 比較手段の出力をトリガ信号として前記メモリセルブロ ックのアドレスを記憶するアドレス記憶手段とを更に具 備し、前記比較手段により、電源投入後、始めてデータ 破壊が生じつつあるメモリセルブロックを検出した場合 に、前記アドレス記憶手段に記憶したアドレスのメモリ セルブロックに再書き込みする。

【0024】(e)前記メモリセルアレイからの読み出しと前記データ破壊評価用メモリセルからの読み出しが、前記メモリセルアレイのデータを検出する毎にそれぞれ1回ずつ行われる。

【0025】また、本発明に係る第2の半導体記憶装置 は、電流端子を直列または並列に接続された複数の第一 のメモリセルエレメントと、これら第一のメモリセルエ レメントを選択する第一のスイッチング素子とを有し、 データの再書き込み可能な第一のメモリセルブロック と、電流端子を直列または並列に接続された複数の第二 のメモリセルエレメントと、これら第二のメモリセルエ レメントを選択する第二のスイッチング素子とを有し、 データの再書込み可能な第二のメモリセルブロックと、 第一の電圧を与える第一の電圧ノードと、前記第一のメ モリセルプロックの第一のデータ選択線に第一の電流端 子を接続され、前記第二のメモリセルブロックの第二の データ選択線に第二の電流端子を接続された第三のスイ ッチング素子と、前記第二のメモリセルブロックの第二 のデータ選択線に第一の電流端子を接続され、前記第一 の電圧ノードに第二の電流端子を接続された第四のスイ ッチング素子と、前記第二のメモリセルブロックに含ま れる前記第二のスイッチング素子の第一の電流端子に接 続された第一のデータ転送線と、前記第一のデータ転送 線に接続され、前記第一のデータ選択線の電圧と基準電 圧を比較する第一の電圧比較手段と、前記第一の電圧比 較手段の出力をトリガ信号として前記第一のメモリセル プロックのアドレスを記憶するアドレス記憶手段とを具 備し、前記第一のメモリセルブロックの読み出し期間内 に、前記第三のスイッチング素子が導通状態、前記第四 のスイッチング素子が遮断状態となり、前記第二のメモ リセルブロックの読み出し期間内に、前記第四のスイッ チング素子が導通状態、前記第三のスイッチング素子が 遮断状態となることを特徴としている。

【0026】そして、上記構成において、下記 (f) ~ (s) のような特徴を備えている。

【0027】(f)前記第一および第二のメモリセルブロック中の前記第一および第二のメモリセルエレメントはそれぞれ、少なくとも1つの電荷蓄積層と制御ゲートとを有する電界効果トランジスタを含む。

【0028】(g)前記第一および第二のメモリセルブロック中の前記第一および第二のメモリセルエレメントはそれぞれ、同じ導電型のウェル領域上に形成された電界効果トランジスタである。

【0029】(h)前記第一および第二のメモリセルブロック中の前記第一および第二のメモリセルエレメントはそれぞれ、SiNを電荷蓄積層として用いる電界効果トランジスタである。

【0030】(i)前記第二のメモリセルブロック中の前記第二のメモリセルエレメントは、前記第一のメモリ 10 セルブロック中の前記第一のメモリセルエレメントと実質的に等しい構造である。

【0031】(j) 前記第一のメモリセルブロックは、前記第一のデータ転送線と直交する方向に複数並列に形成され、前記第一のデータ転送線と前記第一のデータ選択線が直交して配置されることによりメモリセルアレイを形成し、前記第一のメモリセルブロックの前記第一のデータ選択線とブロック選択線は平行に配置される。

【0032】(k)前記第一および第二のメモリセルブロック内の前記第一および第二のデータ選択線を駆動す 20 るドライバ回路を更に具備し、前記ドライバ回路は、前記第一のメモリセルブロックの一端に接続され、前記第二のメモリセルブロックは前記第一のメモリセルブロックの他端に接続される。

【0033】(1)前記第二のメモリセルブロックに含まれる前記第二のメモリセルエレメントは、2個以上で且つ前記第一のメモリセルブロックに含まれる前記第一のメモリセルエレメントの個数よりも少ない。

【0034】(m) 前記第一のメモリセルブロックに設けられた第一のスイッチング素子の第一の電流端子に接 30 続された第二のデータ転送線と、前記第二のデータ転送線に接続され、前記第二のデータ選択線の電圧と基準電圧を比較する第二の電圧比較手段とを更に具備し、前記第一の電圧比較手段は、前記第二の電圧比較手段と実質的に等しい回路構成部を有する。

【0035】(n)前記第一の電圧比較手段の出力をトリガ信号として前記第一のメモリセルブロックのアドレスを記憶する前記アドレス記憶手段は、複数のアドレスを記憶する。

【0036】(o)前記第一の電圧ノードの電圧は、前 40 記第一のメモリセルブロックの消去直後のしきい値の最大値よりも高く、且つ書込み直後のしきい値の最小値よりも低い。

【0037】(p) 前記第一のメモリセルブロック中の前記第一のメモリセルエレメントは、外部から入力されるコマンドによって、書込みおよび読み出しが行われる。

【0038】(q)前記第二のメモリセルブロックは、前記第一のデータ転送線と直交する方向には1つだけ形成される。

12

【0039】(r)前記第一および第二のメモリセルブロックにおける前記複数の第一および第二のメモリセルエレメントの第一および第二のスイッチング素子が接続された端と対となる電流端子にそれぞれ第一の電流端子が接続され、第二の電流端子には一定電圧を与える第二の電圧ノードが接続される第五および第六のスイッチング素子を更に具備する。

【0040】(s)前記第五のスイッチング案子の第一の電流端子に接続された第一のメモリセルエレメントの制御ゲートは、前記第二のメモリセルブロックに含まれる前記第二のメモリセルエレメントの制御ゲートと前記第三のスイッチング案子を介して接続されている。

【0041】また、本発明に係る第3の半導体記憶装置 におけるメモリセルトランジスタのしきい値の変化を判 別する方法は、保持すべきデータに対応して電荷が注入 もしくは放出される電荷蓄積層を有するメモリセルトラ ンジスタを備える再書込み可能な半導体記憶装置におけ るメモリセルトランジスタのしきい値の変化を判別する 方法であって、データ転送線に前記メモリセルトランジ スタの電流端子の一端が電気的に接続され、データ選択 線に前記メモリセルトランジスタの制御端子が接続され た状態で、データ選択線を共通とした第一および第二の メモリセルトランジスタに、それぞれのメモリセルトラ ンジスタに接続されたデータ転送線の電位に電位差を与 えることにより、読み出し時に異なる電圧ストレスを与 え、第一のメモリセルトランジスタのデータ読み出し時 に第二のメモリセルトランジスタのしきい値を判定し、 その判定結果に基づいて前記第一のメモリセルトランジ スタのプロックアドレスを記憶することを特徴としてい

【0042】そして、上記方法において、下記 $(t) \sim (v)$ のような特徴を備えている。

【0043】(t)前記判定結果を読み出し、判定結果に依存して、前記プロックアドレスで指定されたデータプロックのデータを読み出し、前記プロックを消去し、前記データを前記データブロックに再書込みする。

【0044】(u)前記複数のメモリセルエレメントは、電流端子が直列に接続されてNAND型メモリセルブロックを構成し、前記読み出し時に前記第一のメモリセルトランジスタに接続されたデータ転送線に与える電位は、前記第二のメモリセルトランジスタに接続されたデータ転送線に与える電位よりも高い。

【0045】(v)前記複数のメモリセルエレメントは、電流端子が直列に接続されてAND型メモリセルブロックを構成し、前記読み出し時に前記第一のメモリセルトランジスタに接続されたデータ転送線に与える電位は、前記第二のメモリセルトランジスタに接続されたデータ転送線に与える電位よりも低い。

[0046]

【発明の実施の形態】以下、図面を参照しながら本発明

の実施の形態を説明する。

【0047】 [第一の実施の形態] 図1は、本発明の第一の実施の形態に係る半導体記憶装置について説明するためのもので、NAND型またはAND型EEPROMの概略的なブロック構成を示している。

【0048】メモリセルアレイ(メモリセルマトリック ス) 1は、後述するように、不揮発性メモリセル(メモ リセルエレメント)と選択トランジスタを直列または並 列接続したメモリセルブロックがマトリックス状に配列 されて構成される。このメモリセルアレイ1のデータ転 10 送線のデータをセンスし、あるいは書き込みデータを保 持するためにセンスアンプ回路(センスアンプ/データ ラッチ) 46 が設けられている。このセンスアンプ回路 46はデータラッチを兼ねており、例えばフリップフロ ップ回路を主体として構成される。このセンスアンプ回 路46は、データ入出力パッファ45に接続されてい る。これらの接続は、アドレスパッファ47からアドレ ス信号を受けるカラムデコーダ48の出力によって制御 され、データ入出力I/Oに加えられたデータをメモリ セルアレイ1に書き込み、およびメモリセルアレイ1に 20 記憶されたデータをI/Oへ読み出し可能となってい る。上記メモリセルアレイ1中には、メモリセルエレメ ントの選択を行うため、具体的にはデータ選択線および プロック選択線の制御をするために、ロウデコーダ(ア ドレス選択回路) 3が設けられている。

【0049】基板電位制御回路42は、メモリセルアレ イ1が形成されるp型半導体基板21 (またはp型ウェ ル領域23)の電位を制御するために設けられており、 特に消去時に10V以上の消去電圧に昇圧されるように 構成されることが望ましい。さらに、メモリセルアレイ 30 1中の選択されたメモリセルエレメントにデータ書き込 みを行う際に、電源電圧よりも昇圧された書き込み電圧 Vpgmを発生するための回路41aが形成されてい る。このVpgm発生回路41aとは別に、データ書き 込み時に非選択のメモリセルに与えられる書き込み用中 間電圧Vpassを発生するための回路41b、および データ読み出し時に非選択のメモリセルに与えられる読 み出し用中間電圧Vread発生回路41cが設けられ ている。これらは、書き込み、消去、および読み出しの 各状態で、必要な電圧出力がデータ制御線ドライバ2に 40 加えられるように、制御回路40によって制御されてい る。

【0050】Vpgmは6V以上30V以下の電圧であり、Vpassは3V以上15V以下の電圧である。また、Vreadは1V以上9V以下の電圧で、NAND型アレイの場合、読み出し電流を十分確保しリードディスターブを低下させるのには、書き込みしきい値上限よりも1V程度高い電圧が望ましい。上記データ制御線ドライバ2は、ロウデコーダ3の出力に従って、前記電圧出力を、書き込みまたは読み出しが必要なメモリセルエ50

14

レメントの制御ゲート電極や選択トランジスタのゲート 電極に印加するスイッチ回路である。

【0051】本発明の特長的なことは、データ制御線ド ライバ2の出力をメモリセルアレイ1と共有するように リードディスタープ評価用セルアレイおよびスイッチ4 を設けたことにある。これによって、読み出し時には、 リードディスターブ評価用セルアレイ4のゲート電圧と して、メモリセルアレイ1のゲート電圧と等しい電圧を 印加することができる。この電圧印加のタイミングは、 制御信号を与える制御回路40によって決定されてい る。上記リードディスタープ評価用セルアレイ4は、メ モリセルアレイ1のデータ転送線方向に配置された各メ モリセルブロックに対して1つ設けられ、それぞれがデ ータ転送線に並列に接続されている。このデータ転送線 は、リードディスターブ評価用のセンスアンプ/データ ラッチ5に接続され、リードディスターブ評価用セルア レイ4の書込み、消去および読み出しの電圧や信号の入 出力を行っている。上記センスアンプ/データラッチ5 の出力は、リードディスターブが生じた時にトリガ信号 を発生する制御ロジック回路6に供給される。このトリ ガ信号によって、読み出しを行ったメモリセルブロック のプロックアドレスを記憶するラッチ?にプロックアド レスが記憶され、データ入出力バッファ45に与えられ るコマンド入力によって、このブロックアドレスラッチ 7に記憶したアドレスをデータ入出力バッファ45を通 じて外部I/Oから読み出すことが可能となっている。 【0052】図2(a), (b)は、それぞれ上記メモ リセルアレイ1中に配列されるNAND型メモリセルブ ロックの等価回路およびパターン平面図である。図2 (b) では、図2(a) のセルブロックを3つ並列配置 したパターン構造を示しており、セル構造をわかりやす

を示している。 【0053】図2(a)に示すように、電荷蓄積層26 を有するMOSトランジスタからなる不揮発性メモリセ ル(メモリセルエレメント)M0~M15が直列に接続 され、一端が選択トランジスタS1を介してBLと記し てあるデータ転送線に接続されている。また他の一端は 選択トランジスタS2を介してSLと記してある共通ソ ース線に接続されている。これらのトランジスタは、同 一のp型シリコン領域(p型ウェル領域)23上に形成 されている。また、それぞれのメモリセルエレメントM 0~M15の制御電極は、WL0~WL15と記したデ ータ選択線に接続されている。データ転送線BLに沿っ た複数のメモリセルプロックから1つのメモリセルブロ ックを選択してデータ転送線BLに接続するため、選択 トランジスタS1の制御電極はブロック選択線SSLに 接続されている。さらに、選択トランジスタS2の制御 電極はブロック選択線GSLに接続されており、いわゆ るNAND型メモリセルブロック49(破線の領域)を

くするために、制御ゲート電極27よりも下の構造のみ

形成している。

【0054】本実施の形態では、選択トランジスタS
1、S2の制御配線であるブロック選択線SSL、GS
Lは、メモリセルエレメントの制御配線であるデータ選択線WL0~WL15の電荷蓄積層26と同じ層の導電体によって、紙面左右方向に隣接するメモリセルブロックで共通接続されている。ここで、メモリセルブロックには、ブロック選択線SSLおよびGSLは少なくと級U本あればよく、高密度化するためにはデータ選択線
L0~WL15と同一方向に形成されることが望ましい。また、メモリセルブロック49に16=24個のメモリセルエレメントが接続されている例を示したが、データ転送線およびデータ選択線に接続するメモリセルエレメントの数は複数であればよく、アドレスデコードをする上で2n個(nは正の整数)であることが望ましい。

【0055】図3 (a), (b)は、上記図2 (b)に 示したパターン平面図の矢視B-B'およびA-A'方 向断面図である。B-B' 方向断面図は、メモリセルエ レメント部の断面図に相当する。図2(b)、図3 (a) および図3 (b) において、例えばボロン不純物 濃度が1014cm-3から1019cm-3の間のp 型シリコン領域23に、例えば3nmから15nmの厚 さのシリコン酸化膜またはオキシナイトライド膜25, 25SSL, 25GSLからなるゲート絶縁膜を介し て、例えばリンまたは砒素を1018cm-3から10 21 c m-3添加したポリシリコンからなる電荷蓄積層 26, 26SSL, 26GSL 110 nm 15500 n mの厚さで形成されている。これらは、例えばシリコン 酸化膜からなる素子分離絶縁膜24が形成されていない 30 領域上に、p型シリコン領域23と自己整合的に形成さ れている。すなわち、例えばp型シリコン領域23にト ンネルゲート絶縁膜25、電荷蓄積層26を全面堆積し た後、p型シリコン領域23に達するまでパターニング して、p型シリコン領域23を例えば0.05~0.5 μ mの深さエッチングし、絶縁膜24を埋め込むことで 形成することができる。このようにトンネルゲート絶縁 膜25および電荷蓄積層26を段差のない平面に全面形 成できるので、より均一性の向上した特性の揃った成膜 を行うことができる。

【0056】この上に、例えば厚さ5nmから30nmの間のシリコン酸化膜またはオキシナイトライド膜、またはシリコン酸化膜/シリコン酸化膜からなるブロック絶縁膜50,50SSL,50GSLを介して、例えばリン、砒素、またはボオンを1017~1021cm-3を不純物添加したポリシリコン、またはWSi(タングステンシリサイド)とポリシリコンとのスタック構造、またはNiSi、MoSi、TiSi、CoSiとポリシリコンのスタック構造からなる制御ゲート電極27が10nmから500nmの厚さで形50

16

成されている。この制御ゲート電極27は、図2(b)において隣接するメモリセルブロックで接続されるように、図2(b)における紙面左右方向にブロック境界まで形成されており、データ選択線WL0~WL15を形成している。なお、p型シリコン領域23は、n型シリコン領域22によってp型半導体基板21と独立に電圧印加できるようになっていることが、消去時の昇圧回路負荷を減らし消費電力を抑えるためには望ましい。

【0057】本実施の形態のゲート形状では、p型シリコン領域23の側壁が絶縁膜24で覆われているので、浮遊ゲート電極26を形成する前のエッチングで露出することがなく、浮遊ゲート電極26がp型シリコン領域23よりも下に来ることを防ぐことができる。よって、p型シリコン領域23と絶縁膜24との境界での、ゲート電界集中やしきい値の低下した寄生トランジスタが生じにくい。さらに、電界集中に起因する書込しきい値の低下現象、いわゆるサイドウォーク(sidewalk)現象が生じにくくなるため、より信頼性の高いトランジスタを形成することができる。

【0058】図3(b)に示すように、これらゲート電極の両側には、例えば5nmから200nmの厚さのシリコン窒化膜、またはシリコン酸化膜からなる側壁絶縁膜43を挟んでソースまたはドレイン領域となるn型拡散層28が形成されている。これら拡散層28、電荷蓄積層26および制御ゲート電極27により、電荷蓄積層26に蓄積された電荷量を情報量とする浮遊ゲート長としては、0.5μm以下0.01μm以上とする。これらソース・ドレイン領域として働くn型拡散層28としては、例えばリンや砒素、アンチモンを表面濃度が1017cm-3から1021cm-3となるように、深さ10nmから500nmの間で形成されている。さらに、これらn型拡散層28は隣接するメモリセル同士共有され、NAND接続が実現されている。

【0059】また、図3(b)において、26SSL, 26GSLは、それぞれSSLおよびGSLに相当するブロック選択線に接続されたゲート電極であり、前記浮遊ゲート型EEPROMの浮遊ゲート電極と同層で形成されている。ゲート電極26SSLおよび26GSLのゲート長は、メモリセルエレメントにおける制御ゲート電極のゲート長よりも長く、例えば1 μ m以下で且つ0.02 μ m以上に形成することにより、ブロック選択時と非選択時のオン/オフ比を大きく確保でき、誤書き込みや誤読み出しを防止できる。

【0060】また、27SSLの片側に形成され、ソースまたはドレイン領域として働くn型拡散層 28dは、例えばタングステンやタングステンシリサイド、チタン、チタンナイトライド、またはアルミニウムからなるデータ転送線36(BL)とコンタクト31dを介して接続されている。ここで、データ転送線36(BL)

接続されたデータ選択線WLOx〜WL15xおよびブロック選択線SSLx, GSLxの一端には、データ選択線WLOx〜WL15xを駆動するデータ制御線ドライボ (DRY - DRY - DR

18

イバ (DR V a , DR V b) 2が形成されている。ここでは、データ転送線方向に隣接するメモリセルブロック49において、データ制御線ドライバ2の配置を容易にし、1つのメモリセルブロックのデータ選択線WLOx

〜WL15x間の駆動タイミング、すなわちスキューを 揃えるために、データ制御線ドライバ2をメモリセルア レイ1の両端に別々に振り分けている。

【0064】上記メモリセルアレイ1に対して、データ 制御線ドライバ2が形成されていない側のデータ選択線 WL0x~WL15xおよびSL, GSLx, SSLx の端には、リードディスターブ評価用セルアレイおよび スイッチ4がそれぞれ形成されている。さらに、リード ディスターブ評価用セルアレイおよびスイッチ4の制御 線OWL, SWL, VRおよびデータ転送線BLT1, BLT2は、データ記憶用メモリセルアレイ1のデータ 転送線BL1, BL2と同方向に形成されている。

【0065】図4に示した構造は、紙面上下方向に繰り 返し形成し、それぞれのBL1, BL2, BLT1, B LT2, OWL, SWLおよびVRを紙面上下で接続す ることによって、複数のメモリセルマトリックスのレイ アウトが実現できることは明らかであろう。つまり、本 発明では、リードディスタープ評価用セルアレイおよび スイッチ(回路ブロック) 4を形成しない従来例に比較 して、図4の回路部分では、データ転送線方向は増大せ ず、回路面積を小さく保つことができる。さらに、図4 において、ブロックより外部まで形成され従来例よりも 増える配線は、VR, SWL, BLT1, BLT2, O WLの高々10本以内であり、すべて紙面上下方向に平 行に伸びているので、従来例のデータ転送線と同じ配線 量をVR, SWL, BLT1, BLT2、OWLの配線 に用いれば、従来例に比較して配線層の増加なく容易に レイアウトできる。

【0066】さらに、回路プロック4は隣接するプロックのデータ選択線上には形成されず、VR, SWL, BLT1, BLT2, OWLは全データ選択線の半数に対して直交して交わる。よって、全データ制御線上にVR, SWL, BLT1, BLT2, OWLが形成された場合に比べて、VR, SWL, BLT1, BLT2, OWLの電圧変動によるデータ選択線への容量結合アレイノイズは半分にすることができる。さらに、データ転送線の本数がVR, SWL, BLT1, BLT2, OWLの総本数より大きく、データ転送線とデータ選択線への容量結合アレイノイズは、データ転送線とデータ選択線への容量結合アレイノイズは、データ転送線とデータ選択線への容量結合アレイノイズは、データ転送線とデータ選択線への容量結合アレイノイズは、データ転送線とデータ選択線への容量結合アレイノイズは、データ転送線とデータ選択線への容量結合フィズよりも低く保つことができる。

【0067】さらに、2つのデータ制御線ドライバ (D

は、隣接するメモリセルブロックで接続されるように、 図2(b)において紙面上下方向にブロック境界まで形 成されている。一方、27 (GSL) の片側に形成され たソースまたはドレイン領域として働くn型拡散層28 Sは、コンタクト31Sを介して共通ソース線33(S L) に接続されている。この共通ソース線33 (SL) は、隣接するメモリセルプロックで接続されるように、 図2(b)において紙面左右方向にプロック境界まで形 成されている。勿論、n型拡散層28Sを紙面左右方向 にブロック境界まで形成することにより、ソース線とし 10 てもよい。これらBLコンタクトおよびSLコンタクト としては、例えばn型またはp型の不純物がドープされ たポリシリコン、タングステンやタングステンシリサイ ド、A1、TiN、Tiなどが充填されて、導電体領域 となっている。さらに、これら共通ソース線33(S L) およびデータ転送線36 (BL) と、前記トランジ スタとの間は、例えばSiO2やSiNからなる層間絶 緑膜29によって充填されている。このデータ転送線3 6 (BL) 上部には、例えばSiO2やSiN、または ポリイミドからなる絶縁膜保護層37や、図には示して 20 いないが、例えばW、AlやCuからなる上部配線が形 成されている。

【0061】図4に、本実施の形態に係る半導体記憶装 置のプロックレイアウト、特に図1におけるメモリセル アレイ1、データ制御線ドライバ2、ロウデコーダ3、 およびリードディスターブ評価用セルアレイおよびスイ ッチ4のレイアウトを示す。ここで、49は例えばNA ND型メモリセルブロックや後述するAND型メモリセ ルプロックで形成される1つのメモリセルブロックを示 し、1つのメモリセルブロック49には、複数本のデー 30 夕選択線WLOx~WL15x(xはa, bというプロ ックインデックスを示す添え字)が接続されている。こ のメモリセルブロック49には、複数のメモリセルブロ ックから1つのメモリセルブロックを選択してデータ転 送線BL1、BL2に接続するために、ブロック選択線 SSLx, GSLxが設けられている。これらデータ転 送線BL1、BL2は、データ選択線WL0x~WL1 5xと互いに直交する方向に配置されている。

【0062】上記メモリセルブロック49内のそれぞれのメモリセルエレメントは、データ転送線BL1, BL 402とデータ選択線WL0x~WL15xの交点に形成され、それぞれ独立にデータの保持および呼び出しが可能となっている。これらメモリセルブロック49はデータ転送線方向、およびデータ選択線方向に複数個形成され、メモリセルアレイを形成している。

【0063】なお、図4では、メモリセルブロック49 がデータ転送線方向およびデータ選択線方向に2つずつ 配置された構造を示したが、複数であればよく、アドレ スデコードをする上で2 i 個 (i は正の整数) であるこ とが望ましい。また、複数のメモリセルブロック49が 50 RVa, DRVb) 2は、2つのロウデコーダ(RDE Ca, RDECb) 3のそれぞれと接続されており、データ選択線WLOa~WL15aに接続されたメモリセルエレメントと、データ選択線WLOb~WL15bに接続されたメモリセルエレメントが、それぞれ独立にブロック選択されるよう形成されている。データ制御線ドライバ2は、ロウデコーダ3の出力に従って、書込み電圧や消去電圧を、書き込みまたは読み出しが必要なメモリセルエレメントの制御ゲートや選択ゲートの制御線に印加するようにするスイッチ回路である。

【0068】次に、リードディスターブ評価用セルアレ イおよびスイッチ4の回路例を図5に示す。図5におい て、破線で囲まれた領域49は、上述したメモリセルブ ロック49でメモリセルアレイ1の端部に相当するブロ ックを、破線で囲まれた領域4は、リードディスターブ 評価用セルアレイおよびスイッチ4の回路プロックをそ れぞれ示しており、図4の右上方のメモリセルアレイ部 分に対応している。ここで、データ選択線WL14a は、OWLと記した制御線に接続されたMOSFET Q14からなるスイッチを介してダミーデータ選択線D 20 WL14aに接続されている。さらに、データ選択線W L15aは、OWLと記した制御線に接続されたMOS FET Q15からなるスイッチを介してダミーデータ 選択線DWL15aに接続されている。これらダミーデ ータ選択線DWL14a, DWL15aは、それぞれQ 12, Q13と記したリードディスタープ評価用メモリ セルの制御線と接続されている。ここで、Q12および Q13は、電荷蓄積層26を有するMOSトランジスタ からなる不揮発性メモリセルであり、構造の違いによる 書き込み、消去、および読み出し特性のばらつきを防ぐ 30 ためには、メモリセルエレメントMO~M15と同一構 造を持つメモリセルであることが望ましい。これらのト ランジスタQ14, Q15, Q16, Q17は、高耐圧 トランジスタで形成されている。

【0069】ダミーデータ選択線DWL14aは、SW Lと記した制御線に接続されたMOSFET Q16か らなるスイッチを介して電圧ノードVRに接続されてい る。同様に、ダミーデータ選択線DWL15aは、SW Lと記した制御線に接続されたMOSFET Q17か らなるスイッチを介して電圧ノードVRに接続されてい 40 る。ここでは、リードディスターブ評価用メモリセルと してQ12、Q13の2つを例として示したが、ブロッ ク内の非選択セルのリードディスターブ評価には少なく とも2つあればよく、データ選択線WL14aに対する 配線と同様にQ14,Q12,Q16に対応するトラン ジスタを配置して配線を行えば良い。但し、メモリセル ブロック49のデータ制御線の総本数よりも少ない方 が、図5の回路案子数を減少させることができ、より回 路面積を小さくできる。また、メモリセルブロック49 の中で、共通ソース線SLに近いメモリセルの方が読み 50

出し時によりソース・ドレイン電圧がOVに近くなり、 リードディスターブがより大きくなるので、共通ソース 線SLに近いメモリセルの方に対してダミーデータ選択 線DWLを形成した方が、よりリードディスターブを強 く受けるセルのリードディスターブを正しく検知でき る。特に、Q14~Q17は髙耐圧トランジスタで形成 されており、書込み時に必要とされる髙耐圧を確保する ため、例えば2μm以上の選択トランジスタよりも長い ゲート長を必要とする。さらに、プログラムおよび消去 時のWLに印加される高電圧で、ゲートの耐圧劣化が生 じないようにするため、Q14~Q17のゲート絶縁膜 厚も15nm以上とメモリセルエレメントのゲート絶縁 膜厚よりも大きくしている。よって、トランジスタ寸法 がメモリセルエレメントよりも大きい。ここで、図5の レイアウトのように2つのリードディスタープ評価用メ モリセルを設ける場合には、WL0aからWL15aま での領域幅において、Q14, Q15、Q16, Q17 それぞれを形成する領域でのデータ選択線方向の通過配 線を最低1本にすることができる。よって、データ転送 線方向のブロック長さからデータ選択線の配線一本分の 通過配線を配置する領域を確保すれば、残りの領域はト ランジスタQ14~Q17を形成するのに使うことがで き、トランジスタQ14~Q17のサイズが大きくても 容易にレイアウトできる。

【0070】上記メモリセルQ12の電流端子はQ13 の電流端子と直列に接続され、もう一端が選択トランジ スタQ10を介してBLT2と記してあるリードディス ターブ評価用データ転送線に接続されている。またメモ リセルQ13の他の一端は選択トランジスタQ11を介 してSLと記してある共通ソース線に接続されている。 さらに、選択トランジスタQ11の制御電極はブロック 選択線GSLaに接続され、選択トランジスタQ10の 制御電極はブロック選択線SSLaに接続されている。 上記トランジスタQ10~Q13は、消去および書込み 電圧をメモリセルブロック49に含まれるメモリセルと リードディスターブ評価用セルアレイおよびスイッチ4 に含まれるメモリセルで一致させるのに、データ記憶用 メモリセルブロック49と同一のp型シリコン領域23 上に形成されることが望ましい。すなわち、トランジス タQ10, Q12, Q13, Q11はリードディスター ブ評価用のNAND型メモリセルブロックを形成してお り、データ転送線BLT2、ダミーデータ選択線DWL 1a, DWL14aに与えた電位関係によって、従来の NAND型メモリと同様に書き込み、消去、および読み 出しができる。

【0071】また、トランジスタQ14, Q15は、後述するように、メモリセルブロック49から読み出しを行っている間の一定期間に導通状態となり、メモリセルQ12およびQ13にリードディスターブストレスを印加し、Q12およびQ13を読み出す場合には遮断状態

となる。一方、トランジスタQ16およびQ17は、メモリセルQ12およびQ13を読み出す場合には導通状態となり、その制御ゲート電極にノードVRの電位を与え、前記リードディスタープストレスを印加している期間には遮断状態となっている。

【0072】なお、図5では、説明を簡単化するために、メモリセルブロック49は1つだけ示したが、勿論、複数形成され紙面左手方向に並列に接続されて構わない。複数にメモリセルブロック49が増加した場合であっても、リードディスターブ評価用セルアレイおよび10スイッチ4の回路は図5で示す回路1つでよく、小さい回路面積を維持することができる。

【0073】次に、リードディスターブ評価用のセンスアンプとデータラッチ5の具体的な回路構成を図6に示す。この回路で示した破線で囲んだ領域46は、従来の1つのデータ転送線に対するNAND型メモリのセンスアンプ回路を示しており、例えば特開平7-182886号公報によって公知の回路であり、センスアンプ46と同じ回路である。

【0074】本発明では、この回路の読み出ししきい値 20 判定用トランジスタQ5の入力端子が、スイッチング素子としてのトランジスタQ7を介してリードディスターブ電圧を与える電圧ノードV2と接続されている。この V2は、リードディスターブ電圧をデータ転送線BLT 2に供給するための電圧ノードで、0V以上V11′以下に設定されている。これらトランジスタQ1~Q8は Q14~Q17ほど高電圧が印加されないため、より耐圧の低いトランジスタで形成することができる。

【0075】図6で与えられるように、本発明のリードディスターブ評価用のセンスアンプとデータラッチ回路 30 5は、従来のセンスアンプ回路46に高々トランジスタ 1つを付加するだけで形成でき、面積増大を非常に小さく抑えることができる。また、図4に示したようにデータ転送線BLT1、BLT2が、メモリセルアレイ端に形成されているので、メモリセルアレイ1およびセンスアンプ回路46の配置を変化させずに、余裕を持って回路5を配置することができる。

【0076】この結果、図1のように、データ転送線方向に対し、センスアンプ回路46と同じ長さで回路5を作成することができ、データ転送線方向のチップ面積を40従来と同じに保つことができる。また、詳しいタイミングの説明は後述するが、DI/Oは、リードディスタープを検出するセルQ12、Q13のいずれかのしきい値がVRよりも上昇した場合に、データ破壊が生じつつあるブロックとして、"H"レベル、例えばVccとなり、VRよりもしきい値が低い場合には、"L"レベル、例えば0Vとなる出力である。ここで、Vccは0.5V以上10V以下の電圧とする。

【0077】さらに、図7に、上記制御ロジック回路6の回路例を示す。この図において、POWERONは、

22

電源投入後0.01~100mSの間"L"レベルとなり、その後"H"レベルとなる信号入力と、リードディスターブブロックの再書込みが終了した際に"L"となる信号との論理積信号であり、前者は従来のNAND型 EEPROMで既に使用している信号である。また、後者は、ユーザーコマンドによって"L"を出力する回路を形成しておき、ブロックの再書込みが終了した後に、エーザーが該コマンドを入力すれば良い。さらに、RDENB1は、書込みおよび消去時に誤動作しないためには、いずれかのロウデコーダ3を動作状態にする時に"H"レベルとなり、且つ読み出し時にのみ"H"レベルとなることが望ましい。

【0078】トランジスタQ8が遮断状態の時の制御ロジック回路6の論理値を図9に示す。図9のように、制御ロジック回路6のTRIG出力は、電源投入後まず "L"レベルとなり、その後、RDENB1が "H"で且つDI/Oが "H"となった場合に限り "L"から "H"に遷移する。 "H"に遷移した後は、この状態が電源遮断またはPOWERONに "L"となる信号が与えられるまで保持される。すなわち、この回路は、電源投入後、始めてデータ破壊が生じつつあるブロック、つまりNGブロックを検出した場合に "L"から "H"へ遷移するTRIG信号を発生する回路となっている。

【0079】図7に示す回路におけるトランジスタは、すべて低電圧動作する論理用トランジスタで良く、小さい寸法のトランジスタを用いることができる。また、スタティック(static)CMOS回路で図7の回路を形成した場合、必要とされるトランジスタ数は高々13個であり、1Mを超える記憶データビット数を有するメモリセルアレイ1と比較すると、非常に小さい回路面積しか消費せず、消費電力も微少である。

【0080】ついで、図8にブロックアドレスラッチの回路例を示す。この回路は、例えばTRIG信号の立ち上がりクロックによってデータを保持するD型フリップフロップまたはラッチFF1~FF(k+1)からなる。ここで、kは、メモリセルアレイ1に含まれるブロック数を2を底とした対数で表わした値であり、小数ロック数を2を底とした対数で表わした値であり、小数ロックを望ら上げた値とする。これらD型フリップフロップアトレスバッファイ7から供給され、FF1からFFkまでのビットで、データ破壊が生じつつあるブロックのアドレスを指定することができる。CMOS回路で形成した場合、1つのD型フリップフロップ回路に必要なトランジスタ数は100個以下であり、kビット分用意しても図8の回路で必要とされるトランジスタ数は×100個以下である。

【0081】各ブロックのローデコーダ3や回路ブロック4よりデータ破壊が生じつつあるブロックの位置を検出する信号を取り出すとすると、(ブロック数)個、つまり2k個以上のトランジスタ数が必要となる。よっ

て、k≥10では、図8の回路を用いることによりトランジスタ数を削減でき、より小さい回路面積で実現できる。

【0082】さらに、FF(k+1)の入力はVccに接続され、初めてQ12またはQ13のデータ破壊が生じたブロックを検出した場合に、"L"から"H"へ遷移する。これは、"L"の場合データ破壊なし、"H"の場合にQ12またはQ13のデータ破壊が生じたというフラグとなっている。このFF(k+1)は、TRIG出力で代用してもよい。

【0083】なお、上記図7および図8までの回路は、 容易に複数のリードディスターブブロックを検出する回 路に展開できる。図10は、3つのリードディスターブ ブロックを検出する回路例である。この回路は基本的 は、図7および図8を3つ並列に接続したものであり、 電源投入後、全てのTRIG1, TRIG2, TRIG 3が "L"となっている。最初にQ12またはQ13の データ破壊が生じたブロックを検出したフラグ出力TR IG1を、隣接するNAND1'の入力に加えており、 TRIG2をさらに隣接するNAND1 の入力に接続 20 している。これにより、NAND1', NAND2', NAND3'からなる制御ロジック回路は、二番目にQ 12またはQ13のデータ破壊が生じたブロックを検出 し、フラグ出力TRIG2が"L"から"H"へと変化 する。さらに、NAND1", NAND2", NAND 3 からなる制御ロジック回路は、三番目にQ12また はQ13のデータ破壊が生じたプロックを検出し、フラ グ出力TRIG3が"L"から"H"へと変化する。こ れらTRIG1, TRIG2, TRIG3の立ち上がり パルスによって、それぞれに対応したリードディスター 30 ププロックのアドレスが回路7によって保持されるよう になっている。

【0084】上記図7、図8および図10に示した回路 では、データ破壊が生じつつあるブロックの位置情報を 少なくとも電源投入後継続して保持しているので、読み 出し直後にデータを再書込みする必要がない。また、リ ードディスターブ検出によってデータ破壊が生じないの で、リードディスターブ検出を行った後も、再書込みを 行わない状態では、再び当該セルを読み出すことにより リードディスターブを検出できる。さらに、1つのプロ 40 ックでリードディスターブ検出をした後で、そのブロッ クをデータリフレッシュする前でも、他のブロックのリ ードディスターブを検出できる。よって、例えばリード ディスタープを生じたプロックを電源を遮断する前の空 き時間(時間に余裕がある時)にまとめて再書込み(デ ータリフレッシュ)を行えば良いので、より、データを 読み出し速度をデータリフレッシュを行わない従来例と 同等に保つことができる。複数、例えばh個のブロック アドレスラッチと、まとめて再書込みするシーケンスを 用いることにより、1つのブロックアドレスラッチを用 50 24

いた場合のリフレッシュする場合に比較して、リフレッシュする間隔をほぼ (1/h) の頻度に減少させることができる。この際、複数ブロックをまとめて消去および再書込みを行うことにより、消去および書き込みのための電源の昇圧回数を減少させることができ、より低消費電力化できる。

【0085】次に、本発明の回路、特にデータ選択線W Lとブロック制御線SSL、GSL、および回路ブロッ ク4と回路ブロック5に関するタイミングチャートを図 11に示す。図11では、メモリセルアレイ1のデータ を読み出す場合のタイミングチャートも下側に示してい る。

【0086】本発明の特長は、メモリセルアレイ1のデータを読み出すサイクル内で、リードディスターブを評価するセルアレイのデータも読み出し、さらにリードディスターブストレスを印加できる点にある。このようにすることにより、従来のリードディスターブ評価回路がない半導体記憶装置と比較して読み出し時間の増加がなく、読み出しバンド幅を低下させることがない。

【0087】なお、図11において、論理回路の"H"に相当する値をVccと記し、"L"に相当する値を0Vと便宜的に例として記しているが、これらは、それぞれ電源電圧Vccに対してVcc/2以上、およびVcc/2以下で0V以上の電圧であればCMOS回路が動作するので構わない。また、メモリセルアレイ1のデータを読み出し、書込み、または消去する方法自体は、例えば特開平7-182886号公報で公知の方法を用いればよいので説明を省略する。

【0088】まず、メモリセルトランジスタQ12およびQ13は、メモリセルトランジスタM0~M15の消去しきい値と同じしきい値に設定されているとする。消去しきい値に設定するシーケンスについては、後でくわしく述べる。読み出し(read)動作においては、信号φ2が供給されるトランジスタQ2は閉じたままで構わない。また、REENB1は図11のWL0a~WL15aまでに電圧印加されている期間"H"になるような信号とする。

【0089】まず、信号 ** 8 および信号 ** 3 を ** 4 ** 1 にして、トランジスタQ8およびQ3を導通状態とし、インパータInv1の入力を ** L ** とし、ノードn1を ** 1 とし、川ードn1を ** 1 にプリセットする。また、同時に、制御線SWLを ** 1 にし、制御線OWLと信号 ** 7 を ** L ** にして、メモリセルトランジスタQ12およびQ13の制御ゲート電極にノードVRの電位を印加する。ここで、川ードVRの電位は、トランジスタQ12やQ13の制造とい値がリードディスターブによって上昇し、リードディスターブを生じたことを検知するのに用いるしきい値電圧となる。よって、例えば書込み直後のしきい値の最低値をVthw、消去直後のしきい値の最大値をVthwとVtheとの範囲内となる値で

あり、(Vthw+Vthe)/2から、Vthe+ (センスアンプ感度) ~Vthe+0.1 [V] の間に 設定するのが、安定なリードディスターブ検出には望ま しい。ついで、信号 ø 1 を "H" にした後、信号 ø 6 を V11電位とすることにより、トランジスタQ1および Q6を通じてデータ転送線BLT2を充電する。V1 1' はセンスアンプとなるトランジスタQ5のしきい値 程度の電圧であり、Vcc以下となる電圧で、トランジ スタQ5を高い感度で駆動するために、たとえば0.5 Vと2Vとの間が望ましい。また、この信号 o6のV1 10 1電位は、図11の下図のタイミングチャートのよう に、メモリセルアレイ1中のメモリセルトランジスタに 接続されたセンスアンプ46内の信号。6のBL2プレ チャージ時と同じ電位V11とし、同じタイミングでV 11パルスを信号 φ 6 として与えるのが回路を簡単にす るためには望ましい。

【0090】また、V11はトランジスタQ6のしきい値をVthとして(Vth+V11′)となる値と設定すれば、データ転送線BLT2がV11′になるとトランジスタQ6が遮断状態となり、データ転送線BLT2 20への充電が止まる。データ転送線BLT2がV11′に達した後、信号 6を0VとしトランジスタQ6を遮断する。ここまでは、データ転送線BLT2をプレチャージする(BLT2 precharge)期間に当たる。V1はV11以上Vcc以下の電圧とすれば良いが、Vccとするのが回路を簡便にするのに望ましい。

【0091】ついで、データ制御線ドライバ(DRVa)2に接続されたブロックのデータ選択線WL14aが選択されたとすると、WL14aがVrefに設定される。具体的には、データ読み出し時、データを読み出づロックのロウデコーダ(RDECa)3が活性化され、SSLa、WL14aを除いたデータ選択線WL0a~WL15a、およびブロック選択線GSLaにそれぞれ、例えばVread、Vref、Vread、Vread、Vreadなる電圧が印加される。

【0092】なお、非選択のブロックのSSL、WL0~WL15、およびGSLは読み出し期間中フローティング(floating)または0Vに維持され、データの誤読み出しや破壊が生じないようにする。Vrefは、メモリセルの書込みしきい値および消去しきい値の中間、例えば0Vから2Vの間に設定される。残りの非選択データ選択線WL0a~WL13aおよびWL15aは、Vread発生回路41cから出力される、メモリセルの書込みしきい値の最大値よりも高い電圧に設定され、データ転送線に接続された側のブロック選択線SSLaにもVreadが与えられる。このようにすることにより、トランジスタS1、M0~M15のソースおよびドレイン領域、さらにトランジスタQ11、Q12、Q13のソースおよびドレイン領域をV11′に充電する。【0093】ついで、共通ソース線SLに接続された側50

のブロック選択線GSLaをV11以上、例えばVccかVreadにする。これにより、リードディスターブ検出用のメモリセルQ12およびQ13のすべてのしきい値がVR以下ならば導通状態となり、データ転送線BLT2の電位は低下する。この場合は、メモリセルQ12およびQ13でリードディスターブを生じていない場合に対応する。

【0094】一方、リードディスターブ検出用メモリセルQ12またはQ13のしきい値がVRより高いならばメモリセルQ12またはQ13は遮断状態となるため、データ転送線BLT2の電位低下はない。この場合は、メモリセルQ12またはQ13のいずれかでリードディスターブが生じた場合に対応する。このタイミングでは信号φ6は0Vなので、トランジスタQ5のゲート電極の電位は低下しない。ここまでは、メモリセルQ12またはQ13がリードディスターブを生じた場合にデータ転送線BLT2の放電を行う(BLT2discharge)期間に当たる。

【0095】次に、信号φ1、信号φ3および信号φ8 を "L" とした後、信号 o 6 として V 1 2 なる電圧を与 えることによって、トランジスタQ5のゲート電極ノー ドにデータ転送線BLT2の電荷の移送を行う。V12 は、V11以下の電圧で、トランジスタQ5のしきい値 よりも高い電圧に設定され、例えば1.5 Vとする。通 常、データ転送線BLT2の容量CBは、トランジスタ Q5のゲート電極ノードの容量CSより10倍以上大き いので、BLT2の前記電位低下は、トランジスタQ5 のゲート電極ノードでは、(CB/CS)倍に増幅され る。これにより、リードディスターブを生じたことを検 知した場合には、トランジスタQ5のしきい値よりもそ のゲート電圧が上昇したままなので、このトランジスタ Q5が導通状態となる。一方、リードディスターブを検 知しない場合には、データ転送線 B L T 2 の電位が低下 し、トランジスタQ5のしきい値以下にそのゲート電圧 が低下し、このトランジスタQ5が遮断状態となる。

【0096】この後、信号 4として"H"パルスを与えることにより、トランジスタQ5の導通/非導通状態をノードn1に転送する。これにより、リードディスターブを生じたことを検知すると、ノードn1は信号 4としての"H"パルスの立ち上がりにより"L"に変化する。ついで、信号 43として"H"パルスを与えることにより、ノードn1がインバータInv2によって反転した信号をデータ入出力端DI/Oに出力する。この後、DI/Oからの出力によって、リードディスターブを生じたことを検知した場合には、ブロックアドレスラッチでにブロックアドレスを記憶する方法は前記の述べたかどうかセンスする(erase Vth sense)期間に当たる。

【0097】この後、信号 46として V12の電位を印

加したまま、信号 ø 7 を "H" (V c c) にして制御線 SWLを"L"にし、V2をデータ転送線BLT2に印 加する。ここで、V2はV11′よりも低い電位であ り、pn接合の順方向電圧の符号反転した値、すなわち -0. 7 V以上の電位である。また、メモリセルトラン ジスタの消去しきい値上限と消去しきい値平均との差以 上に、V2をV11よりも低下させることにより、トラ ンジスタQ12, Q13の方が、メモリセルアレイ1中 のメモリセルトランジスタよりもリードディスターブス トレスを大きくできる。図25 (a) で示したように、 10 リードディスタープストレスが大きい方が、ストレス印 加時間に対するしきい値変化の割合が大きい。よって、 V2をV11よりも低下させることにより、トランジス タの消去しきい値ばらつきがあっても、メモリセルアレ イ1中のメモリセルトランジスタがリードディスターブ を生じるよりも早く、トランジスタQ12またはQ13 でリードディスターブを検出するには望ましい。さら に、V2は0Vとすることにより、データ転送線BLT 2と0 Vである共通ソース線 SLの間に直流電流が流れ ず、消費電流を減らすために望ましい。ついで、制御線 20 OWLを (Vread+Q14のしきい値) 以上の電位 にして、トランジスタQ12およびQ13のゲート電極 に、メモリセルアレイ1の対応するデータ選択線WL1 4 a およびWL 1 5 a と同じ電位、つまり、それぞれV refおよびVreadを印加する。これら電圧制御に よって、選択ブロックの非選択データ選択線WL15a に接続されたQ13のゲート電極にはVreadが印加 され、ソースおよびドレイン電極にV2から0Vの間の 電圧が印加される。一方、選択プロックの非選択ダミー

データ選択線DWL15aに接続されたメモリセルエレ 30

メントM15のゲート電極にはVreadが印加され、

ソースおよびドレイン電極には、BL2precharge期間

は、V11′の電位が印加され、その他の読み出し期間

て、V2をV11′よりも低い電圧、例えば0Vとする

ことによって、Q13の方がM15よりも大きなリード

にはV11′から0Vの間の電圧が印加される。よっ

ディスタープストレスを印加することができる。

【0098】ここで、図25(a), (b)に示したように、リードディスターブストレス、つまりソース・ドレイン領域とゲート電極の電位差が大きいほど、しきい値変化も大きくなる。よって、メモリセルアレイ1に含まれるデータ記憶用メモリセルエレメントより大きなリードディスターブストレスが印加されたリードディスターブネトレスが印加されたリードディスターブ辞価用セルアレイおよびスイッチ4内のリードディスターブ検出用メモリセルは、メモリセルでレイ1よりも早くリードディスターブ検出しきい値にでする。これにより、メモリセルアレイ1の記憶データがリードディスターブによって破壊される前に、リードディスターブ辞価用セルアレイおよびスイッチ4内のリードディスターブ検出用メモリセルによってリードディスターブを検50

28

出することができる。ここまでは、リードディスターブストレスをQ13に与える (図11のリードディスターブストレス印加: read disturb stress apply) 期間に当たる。

【0099】なお、リードディスターブのしきい値変化は、ストレス印加時間 tsに対して特開平11-330277号公報のようにlog(ts)にほぼ依存するため、本実施の形態のように、ストレス印加後にストレスが一回追加されても大きくしきい値は変化しない。よって、リードディスターブ検出しきい値を小さく設定しておくことにより、メモリセルブロック49のデータはこのリードディスターブストレス印加(read disturb stress apply)のシーケンスで破壊されることなく読み出すことが可能である。

【0100】この後、信号ゅ6、信号ゅ7、制御線OW Lを "L" にしてリードディスタープストレスをトラン ジスタQ13に与える期間を終了する。この期間の長さ としては、図11のメモリセルブロックに対する読み出 しサイクルの長さ、すなわち、図11のBL2precharg e、BL 2 discharge、data Vth sense期間の総和になる べく近くなることが、メモリセルプロック49に含まれ るデータメモリセルとリードディスターブ評価用セルア レイおよびスイッチ4に含まれるリードディスタープ検 出用メモリセルでリードディスタープ印加時間を揃え、 より正確なリードディスターブ検出を行うのに望まし い。また、図のBLT2prechargeは、BL2precharge の開始と同時かそれ以降に開始されるようにし、リード ディスタープストレス印加 (read disturb stress appl y) は、data Vth senseの終了と同時かそれ以前に終了 されるようにする。このようにすることにより、回路ブ ロック4のメモリセルのリードディスターブ評価および リードディスターブストレス印加をメモリセルブロック 49の読み出し (read) 動作サイクル以内に行うことが でき、読み出し操作は従来と同じ一回で良く、読み出し 時間がデータリフレッシュを行わない従来例より増大せ ず高速である。しかも、ブロック検知のためのデータセ ルの追加読み出しも必要なく、データセルの追加読み出 しに起因する読み出しストレスの増加やデータ破壊を防 ぐことができる。勿論、例えばリードディスタープスト レス印加 (read disturb stress apply) は、data Vth senseの終了と同時とすることにより、タイミング発生 回路を共通化でき、回路を削減することができる。

【0101】以上読み出し操作において、ダミーデータ 選択線DWL14aに接続されたリードディスタープ検 出用メモリセルQ12について示したが、リードディス タープストレス印加(read disturb stress apply)期間には、対応するメモリセルエレメントM14と同じゲート電圧が印加される。また、同時に、ダミーデータ選択線DWL15aに接続されたリードディスタープ検出用メモリセルQ13について示したが、リードディスタ

ープストレス印加 (read disturb stress apply) 期間には、対応するメモリセルエレメントM 1 5 と同じゲート電圧が印加される。

【0102】本発明の半導体記憶装置におけるメモリセルブロックでは、1つのメモリセルエレメントに接続されたデータ制御線のみVrefが印加され、他のメモリセルエレメントのデータ制御線にはVreadが印加されより強いリードディスターブストレスが印加される。よって、1ブロックあたり2つ以上のメモリセルエレメントによってリードディスターブを検出することにより、1つのデータ制御線を選択的にアクセスした場合でも、もう1つのデータ選択線に接続されたメモリセルメントにはVreadなるリードディスターブストレスが印加されるので、いずれかのセルで正しくVreadによるリードディスタープストレスを評価することができる。

【0103】なお、このリードディスターブ検出用メモリセルのストレス印加回数の検出ポイントは、リードディスターブ評価用セルアレイおよびスイッチ4内のリードディスターブ検出用メモリセルの個数をうとして、(メモリセルブロック49中のメモリセルエレメントでのリードディスターブストレス印加累計回数)/ う以下に設定すれば、メモリセルブロック49中のどのメモリセルをいずれの頻度で読み出しを行った場合でも、メモリセルブロック49中のメモリセルエレメントの頻度の最大回数のストレスをリードディスターブ評価用セルアレイおよびスイッチ4内のリードディスターブ検出用メモリセルで評価することができる。

【0104】また、本実施の形態では、図5に示すように、回路ブロック4を構成するトランジスタ数を後述す 30 る実施の形態よりも少なくすることができ、より回路面積を小さくすることができる。

【0105】一方、データ消去は、データ転送線BL 2、BLT2および共通ソース線SLがフローティング に保たれ、メモリセルアレイが形成されたp型シリコン 領域23に、例えば1nSから1μSの間の時間、例え ば10V以上30V以下の消去電圧Vppeが与えられ る。さらに制御線OWLには、VppeにQ14または Q15のしきい値電圧を加えた値以上の電圧が加えられ る。また、制御線SWLはしきい値電圧以下にされ、例 40 えばp型シリコン領域23にVppeを与える前にあら かじめフローティング (floating) にされるか、OVに 保たれる。この際、選択ブロックの全データ選択線は0 Vに設定される。ここで、100mS以下の実用的な速 度で消去動作を終了するために、Vppeとしては、ト ンネル絶縁膜に10−4A/cm2以上のトンネル電流 を流すのに十分な電圧が要求される。例えば膜厚 t [n m]のシリコン酸化膜をトンネル絶縁膜25に用いた場 合では、Vppeはt[V]から6t[V]の範囲にす るのが実用的速度を得るために望ましい。また、Vpp 50

eのパルス幅としては、1µSから100mSの間とな るようにするのが実用的速度を得るために望ましい。こ れにより、電荷蓄積層26からの電子放出により全メモ リセルのデータ、特に、回路ブロック4内のメモリセル Q12およびQ13のデータもメモリセルブロック49 のメモリセルのデータと同時に消去される。データ消去 時、プロック選択ゲートGSLおよびSSLはフローテ ィングとしウェルとの容量結合で電位上昇する。したが って、ブロック選択ゲートとチャネルとの間に電位差は 生じないため、選択ゲートの絶縁膜に電子注入され破壊 されることはない。また、非選択ブロックのデータ選択 線についてもフローティングとしウェルとの容量結合で 電位上昇する。したがって、非選択プロックのデータ選 択線についてもチャネルとの間に大きな電位差は生じな いため、メモリセルの電荷蓄積層26に電子注入されデ ータ破壊されることはない。このブロック消去プロセス によって、回路ブロック4のリードディスターブ検出用 メモリセルQ12およびQ13の状態は、メモリセルブ ロック49と同じく、リードディスターブが印加される 前の消去状態にプリセットされる。よって、それぞれの メモリセルブロック49に対して、リードディスターブ 時間をセルと同様に正しく評価することができる。

【0106】データ書き込み時は、"0"データを書き 込みを行うデータ転送線に0V、"1"データ書き込み を行うデータ転送線にVccが与えられ、データ選択線 側の選択ゲートSG11にはVcc、共通ソース側の選 択ゲートSG12は0Vが与えられる。 さらに、p型シ リコン領域23の電圧を0Vとし、選択したデータ選択 線は書き込み電圧Vpgm、非選択データ選択線はVp assに昇圧される。ロウデコーダ3およびデータ制御 線ドライバ2の動作は基本的に読み出し時と同じであ る。ここで、100mS以下の実用的な速度で書き込み 動作を終了するために、Vpgmとしては、トンネル絶 縁膜に10-4A/cm²以上のトンネル電流を流すの に十分な電圧が要求される。例えば膜厚 t [nm]のシ リコン酸化膜をトシネル絶縁膜25に用いた場合では、 Vpgmはt[V]から6t[V]の範囲にするのが実. 用的速度を得るために望ましい。また、Vpgmのパル ス幅としては、1μSから100mSの間となるように するのが実用的速度を得るために望ましい。そして、

"0"データが与えられたデータ転送線に沿った選択メモリセルエレメントでは、浮遊ゲートに電子注入が生じて、しきい値の値が正の状態になる。一方、"1"データが与えられたメモリセルエレメントでは、フローティングのチャネルが制御ゲートとの容量結合によって電位上昇して、電子注入は生じない。

【0107】上記データ転送線BLT2については、データ書込み時には"1"データを必ず書き込み、つまり消去状態を保ち、後述するSE5のシーケンスの場合のみ"0"データを書き込むようにする。

【0108】以上、書込みおよび消去についても、サイクル時間がデータリフレッシュを行わない従来例と同じで、メモリセルアレイ1をアクセスしている期間以外に回路ブロック4内のセルのみの書込みおよび消去のためのサイクルを必要とせずに、高速に動作できる。

【0109】次に、本発明のデータをリフレッシュする 手順の例を図12および図13を用いて説明する。ここ では一例として、本構成でリードディスターブを生じた セルブロック49のデータを再設定する手順として、S E1からSE8までのシーケンスを示す。SE1は、単 10 一または、複数のメモリセルブロック49について、デ ータ読み出しを行うシーケンスである。このデータ読み 出しシーケンスにより、上記のように、リードディスタ ーブが生じつつあるブロックが存在する場合には、ブロ ックアドレスラッチ7にアドレスとリードディスタープ 検出フラグが記憶される。このSE1とSE2のシーケ ンス間に、いずれのブロック書込み操作や消去動作が挿 入されていても、ブロック読み出しを行ったブロックに ついては、メモリセルブロック49中のメモリセルの最 大回数のストレスをトランジスタQ12またはQ13の 20 いずれかで評価できるので構わない。

【0110】次に、ブロックアドレスラッチ7に記憶さ れたリードディスターブ検出フラグを調べることによ り、リードディスタープ検出をSE2のシーケンスで行 う。ついで、リードディスターブが検出された場合に は、ブロックアドレスラッチ7に記憶されたリードディ スタープ検出プロックアドレスを読み出すSE3のシー ケンスで行う。さらに、該プロックアドレスのプロック 内の全データを読み出し、例えばDRAMやSRAM等 の揮発性メモリや、フラッシュメモリからなる一時記憶 30 装置に格納するSE4のシーケンスを行う。ここで、リ ードディスターブによるしきい値変化は、ストレス印加 時間はsに対して特開平11-330277号公報のよ うにlog(ts)に依存するため、ストレス印加後に ストレスが一回追加されても大きくしきい値は変化しな い。よって、リードディスターブ検出しきい値を小さく 設定しておくことにより、メモリセルブロック49のメ モリセルプロックのデータはこのSE4のシーケンスで 破壊されることなく読み出すことが可能である。

【0111】この際、該ブロックの消去ビットをすべて 40 ベリファイ書込みを行うシーケンスSE5を挿入しても良い。このシーケンスは、書込みおよび消去を繰り返すことによって、リードディスターブストレス印加時のしきい値変化量が変化する場合に特に有効である。このSE5シーケンスを入れることによって、リードディスターブ評価用セルアレイ4のリードディスターブ検出用メモリセルQ12、Q13と、1ブロック内に含まれるすべてのメモリセルの書込みおよび消去履歴を揃えることができ、膜疲労によるリードディスターブしきい値変化の特性を1つのブロック内で揃えることができる。よっ 50

32

て、リードディスターブ検出用メモリセルによってリードディスターブを正しく評価できる。また、消去後にはすべてのデータ記憶用メモリセルエレメントに対して必ずデータ書込みが行われるので、過消去の問題も緩和できるため、消去しきい値を揃えることができる特長を有する。

【0112】なお、審込みおよび消去を繰り返すことによって、リードディスターブストレス印加時のしきい値変化量があまり大きくない場合には、このSE5のシーケンスは不要であり、より短いシーケンスで実現することができる。このSE5のシーケンスについては、図13を用いて後に詳しく説明する。

【0113】その後、該ブロックの全データをブロック 消去するSE6のシーケンスで行い、さらに前記一時記 憶装置に格納された該ブロックの全データを書き戻すS E7のシーケンスを行う。このSE4~SE7の操作に よって、該ブロックの消去しきい値および書き込みしき い値は、図14(a)のようにすべてリードディスター ブを受ける前の設定しきい値に再設定される。これらの 工程をリフレッシュ工程と呼ぶことにする。

【0114】図14 (a) はNAND型アレイにおける リードディスタープストレス印加累計時間と消去しきい 値の変化を示しており、実線が回路ブロック4のリード ディスターブ検出メモリセルのしきい値変化を、破線が 同一プロックのメモリセルアレイ1のデータメモリセル のしきい値変化、特にリフレッシュによってどのように 変化するかを示している。このSE7のシーケンスの 後、リフレッシュしたプロック以外のプロックに対して SE2のシーケンスを再び行う。この際、リフレッシュ したプロックのアドレスは、1Mビットのブロックがあ るメモリでも高々20ビットで指定できるので、例えば、 DRAMやSRAMという揮発性メモリからなる一時記 憶装置に容易に保持しておくことができ、上記メモリ外 部での比較も容易であり、プロックアドレスを重複して リフレッシュすることを防止できる。図10のように複 数個のプロックアドレスラッチ7を有する場合には、複 数のプロックアドレスラッチ7のリードディスターブ検 出フラグをすべて調べて、リードディスターブを検出して たプロックに対してリフレッシュを1回行う。

【0115】一方、SE2にて、リードディスターブが検出されなくなった場合には、例えばユーザーのコマンド入力によって、信号POWERONとして"L"パルスを印加し、ブロックアドレスラッチ7および回路6を、リードディスターブを検出する前の初期値に戻す操作SE8を行って終了する。この後、また読み出し、書込み、消去動作を行っても良いし、電源を遮断してもよい。電源を遮断する場合にはSE8は省略してもよい。このように、リードディスターブを検出するリフレッシュを行うことで、(リードディスターブ判定までのストレス印加累計読み出し回数)×(メモリセルの書込み消

去可能回数)まで、読み出し回数を増やすことができ る。よって、リフレッシュを行わない従来例よりも読み 出し回数を大幅に増加することができ、より信頼性が高 いメモリセルを実現することができる。

【0116】なお、図12におけるSE1のシーケンス で読み出されるプロックの回数をbcとし、リードディ スターブが検出されるまでの読み出し可能回数をkrと すると、平均でほぼ(bc/kr)個のプロックが図1 2のシーケンスでリードディスタープと判定される。よ って、基本的には、(bc/kr)個以上のブロックア 10 ドレスラッチ7を用意しておけばよい。前述したよう に、リードディスターブ検出によってデータ破壊が生じ ないので、リードディスターブ検出を行った後も、再書 込みを行わない状態では、再び当該セルを読み出すこと によりリードディスターブを検出できるので、図12の シーケンス毎にリフレッシュするリードディスターブセ ルの発生頻度を平均化することができる。

【0117】次に、SE5のシーケンスについて、図1 3を用いて説明する。まず、該ブロックのデータ記憶用 メモリセルアレイ1に接続されたセンスアンプ46のD 20 I/Oを "L" として信号 ø 3を "H" とするSE 9の シーケンスを行う。これにより、該プロックのでデータ メモリセルについて、センスアンプ46をすべて消去さ れた状態として一括して高速に初期化できる。その後、 書込み状態を調べるベリファイ読み出しシーケンスであ るSE10を実行する。ついで、まだ消去された状態の ビットが残っているかどうかSE11で判定し、SE1 2で書込み電圧およびパルス幅を設定した後、SE13 で消去ビットのみ選択的に書き込みを行う。これら、S E10~SE13までのシーケンスは、例えば特開平7 30 -182886号公報に公知のベリファイ書込みシーケ ンスで行えばよいので省略する。SE11ですべてのビ ットが書き込み終了と判定された場合には、SE14に て、眩プロックに含まれるすべてのビットが書込み終了 かどうか判定し、書込み終了の場合にはSE5を終了す る。一方、SE14にて書き込み終了でない、つまり残 りページがある場合には、SE15で次のページへ進 む。本SE5のシーケンスを用いれば、SE5前に既に 書き込みが行われたセルには書き込みが行われず、消去 されているすべてのセルに選択的に書き込みが行われ る。よって、過售込みストレスによるしきい値広がりの 増加や書込みストレスによるセル特性劣化を防ぐことが

【0118】本実施の形態の特有の特長として、リード ディスターブ検出が、data Vth senseの前に行われる。 よって、リードディスターブ検出後でも読み出し中のブ ロックアドレスが保持されており、これをラッチ回路7 に取り込むまでの時間に余裕があり、センスアンプ5、 制御ロジック回路6およびブロックアドレスラッチ7を

よって、これら回路動作に伴う過渡消費電流を小さくす ることができ、メモリセルアレイ1の読み出しに対する 電流ノイズも高速動作させた場合に比較して小さくする ことができ、よりメモリセルアレイ1の誤動作を防ぐこ とができる。

【0119】 [第二の実施の形態] 図15に本発明の第 二の実施の形態に係る半導体記憶装置の構造を示す。本 実施の形態は、第一の実施の形態とほぼ同一であるが、 回路ブロック4の構成、およびリードディスターブ検出 用メモリセルに与える電圧のタイミングが第一の実施の 形態と異なっている。なお、第一の実施の形態と同一の 部分や同一の電圧関係には、同一符号をつけて詳しい説 明は省略する。

【0120】図15は、図5に対応するリードディスタ ープ検出用メモリセル部の回路を示している。図15に 示す回路は、図5に示した回路に比較して2つの構造上 の特長がある。これらは独立に実施することができる。 1つは、リードディスターブ検出用メモリセルブロック の共通ソース線SLとの間の選択トランジスタQ11の ゲート電極は、高耐圧トランジスタQ18の電流端子に 接続されていることである。さらに、この高耐圧トラン ジスタQ18のもう一方の電流端子は、メモリセルアレ イ1のブロック選択線GSLaに接続されている。さら に、高耐圧トランジスタQ18のゲート電極は制御線G SLGに接続され、この制御線GSLGはデータ転送線 BLT2と同方向に伸びて隣接するブロックの高耐圧ト ランジスタQ18のゲート電極に並列接続されている。 これは、リードディスタープストレスを与える場合に回 路ブロック4のすべてのリードディスターブ検出用メモ リセルのソース・ドレイン電圧を等しくし、ストレス印 加条件を揃えるためのものである。

【0121】もう1つの特長は、リードディスターブ評 価用メモリセルQ13, Q13', Q13'が複数個形 成され、ダミーデータ選択線DWL15aに共通にゲー ト電極が接続されていることである。これらQ13, Q 13′, Q13″は、ソース・ドレイン電極が直列に接 続されて、Q12のソース・ドレイン電極の一端と、Q 11のソース・ドレイン電極の一端と接続されている。 ここで、Q13, Q13', Q13"の個数の和は、 (メモリセルブロック49のM0~M15の個数の和) - (Q12の個数)、すなわち15個となるようにする のが、直列接続したトランジスタのチャネル抵抗成分を 実際のデータ用メモリセルMO~M15と揃えるのに望 ましい。また、Q13, Q13', Q13" およびQ1 2は、MO~M15と同じ構造のメモリセルであること が、セル特性をメモリセルアレイ1とリードディスター ブ検出用メモリセルとで揃えるためには望ましい。ここ で、例えばメモリセルエレメントMOを読み出す場合を 考えると、メモリセルエレメントM1~M15にはリー ゆつくりとしたタイミングで動作させることができる。 50 ドディスターブが生じしきい値が上昇する。この時、例

えばメモリセルエレメントM14のソース電極はメモリセルエレメントM15のソース電極よりもこのM15のチャネル抵抗分ソース電圧が上昇する。よって、リードディスターブストレスであるVreadの一定ゲート電圧を加えた状態では、ソース電圧から測ったゲート駆動電圧がM14の方がM15よりも低くなり、M14のチャネル抵抗はM15のチャネル抵抗よりも高くなり、NAND型メモリセルの直列数が増加するに従い、M15のチャネル抵抗が15個直列に接続されたモデルよりも、よりM0のソース端の電圧が上昇する。これにより、メモリセルエレメントM0の消去しきい値を書き込みしきい値と誤読み出しされる割合が大きくなる。

【0122】よって、図15に示したような構造をとることにより、複数のセルでリードディスターブが生じしきい値が上昇する読み出しセルのソース電圧が上昇する量をQ13、Q13′、Q13″によって、リードディスターブ評価用セルアレイおよびスイッチ4内のリードディスターブ検出用メモリセルでもより正確に再現することができ、第一の実施の形態よりも正確にリードディスターブを検出することができる。

【0123】図16に、データ選択線WLとブロック制御線SSL、GSL、および回路ブロック4と回路プロック11に関するタイミングチャートを示す。

【0124】まず、Q12およびQ13,Q13',Q13',Q13',Q13',はM0~M15の消去しきい値と同じしきい値に設定されているとする。消去しきい値に設定するシーケンスについては、第一の実施の形態と同様にすればよい。また、読み出し(read)動作においては、信号 42が供給されるトランジスタQ2は閉じたままで構わないので省略する。また、REENB1は図11のWL0a30~WL15aまでに電圧印加されている期間"H"になるような信号とする。ここでは、メモリセルエレメントM14を読み出す場合を例として挙げる。

【0125】まず、制御線OWLを(Vread+Q14のしきい値)以上の電位にして、Q14およびQ15を導通状態にし、Q12およびQ13,Q13′,Q13″のゲート電極に、メモリセルアレイの対応するデータ選択線WL14aおよびWL15aと同じ電位が印加されるようにする。この時、制御線SWLを"L"にし、ノードVRとQ12,Q13,Q13′,Q13″40を電気的に分離する。ついで、ブロック選択線GSLaが"L"である期間、つまり、BL2precharge期間中に制御線GSLGに"H"パルスを印加し、Q11のゲート電極を"L"にプレチャージする。なお、制御線GSLGのパルスの立ち下がりは、ブロック選択線GSLaのパルスの立ち上がり以前となるようにし、Q11のゲート電極にブロック選択線GSLaの立ち上がり間圧が印加されないようにする。

【0126】ついで、信号φ6をV11電圧とすることにより、V2の電位をデータ転送線BLT2に転送す

る。ここで、V2はV11′よりも低い電位であり、p n接合の順方向電圧の符号反転した値、すなわち-0. 7 V以上の電位である。ここで、V 1 1 はQ 6 のしきい 値をVthとして(Vth+V11')となる値と設定 し、V11' はセンスアンプとなるトランジスタQ5の しきい値程度の電圧であり、Vcc以下となる電圧で、 トランジスタQ5を高い感度で駆動するために、たとえ ば0. 5 V と 2 V との間が望ましい。このようにするこ とにより、S1, M0~M15までのトランジスタのソ ースおよびドレイン領域、さらにトランジスタQ11, Q12, Q13, Q13', Q13"のソースおよびド レイン領域をV2に充電する。ついで、共通ソース線S Lに接続された側のブロック選択線GSLaを"H"に する。第一の実施の形態と異なり、Q11のゲート電圧 がOVが保持されているので、Q11は遮断状態とな り、Q12, Q13, Q13', Q13'のソース・ド レイン電極にはV2の一定電圧が印加される。よって、 Q12, Q13, Q13', Q13" のリードディスタ ーブを第一の実施の形態よりもセル電流lcellの値 に依らず揃えることができ、 Ісе 11の設定値が変化 しても安定にリードディスターブストレスを検知するこ とができる。この時Q11が遮断状態なので、V2とし てOV以外の電圧を選んでも、BLからSLへの電流が 流れず、より低消費電力化が図れる。また、セルトラン ジスタの消去しきい値上限と消去しきい値平均との差以 上に、V2をV11よりも低下させることにより、Q1 2およびQ13, Q13', Q13"のトランジスタの 方が、メモリセルアレイ1のメモリトランジスタよりも リードディスターブストレスを大きくできる。図1で示 したように、リードディスタープストレスが大きい方 が、ストレス印加時間に対するしきい値変化の割合が大 きい。よって、V2をV11よりも低下させることによ り、トランジスタの消去しきい値ばらつきがあっても、 メモリセルアレイ1のメモリトランジスタがリードディ スタープを生じるよりも早くQ12またはQ13、Q1 3', Q13"でリードディスタープを検出するには望 ましい。

【0127】次に、データ制御線ドライバ(DRVa) 2に接続されたブロックのデータ選択線WL14aが選択されたとすると、WL14aがVrefに設定される。具体的には、データを読み出し時、データを読み出すブロックのロウデコーダ(RDECa) 3が活性化され、SSLa、WL14aを除いたデータ選択線WL0a~WL15a、およびブロック選択線GSLaにそれぞれ、例えばVread、Vref、Vread、Vreadなる電圧が印加される。なお、非選択のブロックのSSL、WL0~WL15およびGSLは読み出し期間中フローティング(floating)または0Vに維持され、データの誤読み出しや破壊が生じないようにする。Vrefは、メモリセルの書込みしきい値お

よび消去しきい値の中間、例えば0Vから2Vの間に設 定される。残りの非選択データ選択線WLOa~WL1 3aおよびWL15aは、Vread発生回路41cか ら出力される、メモリセルの書込みしきい値の最大値よ りも高い電圧に設定され、データ転送線に接続された側 のブロック選択線SSLaにもVreadが与えられ る。ついで、制御線OWLを(Vread+Q14のし きい値)以上の電位にして、Q12およびQ13, Q1 3′、Q13″のゲート電極に、メモリセルアレイ1の 対応するデータ選択線WL14aおよびWL15aと同 10 じ電位、つまり、それぞれVrefおよびVreadを 印加する。これら電圧制御によって、選択プロックの非 選択ダミーデータ選択線DWL15aに接続されたQ1 3, Q13', Q13"のゲート電極にはVreadが 印加され、ソースおよびドレイン電極にV2の電圧が印 加される。一方、選択ブロックの非選択ダミーデータ選 択線DWL15aに接続されたメモリセルM15のゲー ト電極にはVreadが印加され、ソースおよびドレイ ン電極には、BL2 precharge期間は、V11'の電位 が印加され、その他の読み出し期間にはV11′から0 20 Vの間の電圧が印加される。よって、V2をV11'よ りも低い電圧とすることによってQ13,Q131,Q 13"の方がM15よりも大きなリードディスタープス トレスを印加することができる。ここで、図25に示し たように、リードディスターブストレス、つまりソース ・ドレイン電極とゲート電極の電位差が大きいほど、し きい値変化も大きくなる。この結果、メモリセルアレイ 1に含まれるデータメモリセルエレメントより大きなリ ードディスタープストレス印加されたリードディスター ブ評価用セルアレイおよびスイッチ4内のリードディス 30 タープ検出用メモリセルは、メモリセルアレイ1よりも 早くリードディスターブ検出しきい値に達する。これに より、メモリセルアレイ1のデータがリードディスター プによって破壊される前に、リードディスターブ評価用 セルアレイおよびスイッチ4内のリードディスターブ検 出用メモリセルによってリードディスターブを検出する ことができる。ここまでは、リードディスタープストレ スをQ13, Q13', Q13"に与える(図11のリ ードディスタープストレス印加 read disturb stress apply) 期間に当たる。

【0128】この後、信号φ7、制御線OWLを"L"にしてリードディスタープストレスをQ13, Q13′, Q13″に与える期間を終了する。このリードディスタープストレス印加(read disturb stress apply)期間の長さとしては、図11のメモリセルブロックに対する読み出しサイクルの長さ、すなわち、図11のBL2precharge、BLT2discharge、data Vth sense期間の総和になるべく近くなることが、メモリセルブロック49に含まれるデータメモリセルと4に含まれるリードディスタープ検出用メモリセルとでリードディスタ 50

38

ープ印加時間を揃え、より正確なリードディスターブ検 出を行うのに望ましい。

【0129】ついで、信号 a 8 および信号 a 3を "H" にして、トランジスタQ8およびQ3を導通状態とし、 インパータInv1の入力を"L"とし、ノードn1を "H"にプリセットする。また、同時に、制御線SWL を"H"にし、Q12およびQ13, Q13′, Q1 3 ″のゲート電極にノードVRの電位を印加する。ここ で、ノードVRの電位は、Q12やQ13, Q13' Q13[®] の消去しきい値がリードディスターブによって 上昇し、リードディスターブを生じたことを検知するの に用いるしきい値電圧となる。よって、例えば書込み直 後のしきい値の最低値をVthw、消去直後のしきい値 の最大値をVtheとして、VthwとVtheとの範 囲内となる値であり、(Vthw+Vthe)/2か ら、Vthe+(センスアンプ感度)~Vthe+0. 1 [V] の間に設定するのが、安定なリードディスター ブ検出には望ましい。信号φ6をV11電位としたま ま、信号 ø 1 を "H"にすることにより、トランジスタ Q1およびQ6を通じてデータ転送線BLT2をV1 1'に充電する。ここで、信号 ø 6 はQ 6 のしきい値を Vthとして(Vth+V11')となる値に設定して いるので、BLT2がV11'になるとQ6が遮断状態 となり、BLT2への充電が止まる。BLT2がV1 1' に達した後、信号 ϕ 6を0VとしQ6を遮断する。 ここまでは、BLT2をプレチャージする(BLT2pr echarge) 期間に当たる。V1はV11以上Vcc以下 の電圧とすれば良いが、Vccとするのが回路を簡便に するのに望ましい。

【0130】その後、制御線GSLGを"H"にする。 このタイミングは、メモリセルアレイ1は"BL2disc harge"と書かれた期間内に行うようにする。この期間 内ではメモリセルアレイ1の読み出しセルはデータ転送 線の電荷を放電している期間なので、ブロック選択線G SLaは"H"となっており、Q11のゲート電極には "H"が加えられる。これによりQ11が導通状態とな り、リードディスターブ検出用メモリセルQ12および Q13, Q13', Q13"のすべてのしきい値がVR 以下ならば導通状態となり、データ転送線BLT2の電 位は低下する。この場合は、Q12およびQ13,Q1 31, Q13"でリードディスタープを生じていない場 合に対応する。一方、リードディスタープ検出用メモリ セルQ12、またはQ13, Q13', Q13"のしき い値が1つでもVRより高いならばメモリセルQ12ま たはQ13, Q13', Q13"は遮断状態となるた め、データ転送線BLT2の電位低下はない。この場合 は、Q12またはQ13, Q13', Q13"のいずれ かでリードディスターブを生じた場合に対応する。この タイミングでは信号 6 6 0 0 0 0 で、トランジスタQ 5のゲート電極の電位は低下しない。ここまでは、Q1

2 またはQ13, Q13', Q13" がリードディスタ ープを生じた場合にBLT2の放電を行う(BLT2di scharge) 期間に当たる。

【0131】ついで、信号φ1、信号φ3および信号φ 8を "L" とした後、信号 ø 6 が供給されるトランジス タQ6のゲートにV12なる電圧を加えることによっ て、トランジスタQ5のゲート電極ノードにデータ転送 線BLT2の電荷の移送を行う。V12は、V11以下 の電圧で、トランジスタQ5のしきい値よりも高い電圧 に設定され、例えば1. 5 Vとする。通常、データ転送 10 線BLT2の容量CBは、トランジスタQ5のゲート電 極ノードの容量CSより10倍以上大きいので、BLT 2の前記電位低下は、トランジスタQ5のゲート電極ノ ードでは、(CB/CS)倍に増幅される。これによ り、リードディスターブを生じたことを検知した場合に は、トランジスタQ5のしきい値よりもトランジスタQ 5のゲート電圧が上昇したままなので、トランジスタQ 5 が導通状態となる。一方、リードディスターブを検知 しない場合には、データ転送線BLT2の電位が低下 し、トランジスタQ5のしきい値以下にトランジスタQ 20 5のゲート電圧が低下し、トランジスタQ5が遮断状態 となる。

【0132】この後、信号φ4として"H"パルスを与 えることにより、トランジスタQ5の導通/非導通状態 をノード n 1 に転送する。これにより、リードディスタ ープを生じたことを検知すると、ノードn1は信号o4 の "H" への立ち上がりにより "L" に変化する。 つい で、信号 ø 3 として "H" パルスを与えることにより、 ノードn1がインバータInv2によって反転した信号 をDI/〇に出力する。この後、DI/〇の出力によっ 30 て、リードディスタープを生じたことを検知した場合に は、プロックアドレスラッチ7にプロックアドレスを記 憶する方法は前記の述べた通りである。ここまでは、リ ードディスターブを生じたかどうかセンスする (erase Vth sense) 期間に当たる。

【0133】この後、信号φ6、信号φ3、制御線GS LG, SWLを "L" にしてeraseVth sense期間を終了 する。ここで、図16のリードディスタープストレス印 加 (read disturb stress apply) は、BL2precharge の開始と同時かそれ以降に開始されるようにし、erase 40 Vth senseは、data Vth senseの終了と同時かそれ以前 に終了されるようにする。このようにすることにより、 回路ブロック4のメモリセルのリードディスターブ評価 およびリードディスタープストレス印加をメモリセル4 9の読み出し (read) 動作サイクル以内に行うことがで き、読み出し操作は従来と同じ一回で良く、読み出し時 間がデータリフレッシュを行わない従来例より増大せず 髙速である。しかも、ブロック検知のためのデータセル の追加読み出しも必要なく、データセルの追加読み出し に起因する読み出しストレスの増加やデータ破壊を防ぐ 50 ことができる。勿論、例えばerase Vth senseは、dataV th senseと開始や終了タイミングと一致させることによ り、タイミング発生回路を共通化でき回路を削減するこ とができる。

40

【0134】第一の実施の形態と比較して、本実施の形 態では、erase Vth senseとdata Vth senseとを同時タ イミングで行うことができ、信号φ4をデータメモリセ ルのセンスアンプ46とリードディスターブ評価用セン スアンプ5で共通化できタイミング発生回路を削減する ことができる。さらに、5と46のいずれかのセンスア ンプが先に動作すると、データ転送線BLT2またはB L2の電圧が大きく変化し、遅れて動作するセンスアン プに接続されたデータ転送線に大きな容量性結合の電圧 変動を生ずる。よって、本実施の形態では、第一の実施 の形態で述べた特長に加え、erase Vth senseとdata Vt h senseのタイミングを一致させることができるので、 この電圧変動を低減でき、データやリードディスターブ 評価の誤読み出しを減らすことができる。

【0135】本実施の形態の構成でも、第一の実施の形 態となんら変わりなくリードディスターブを検出できる ことは明らかであろう。また、書込みおよび消去動作に ついても、制御線GSLGを"H"に保つ動作を行え ば、第一の実施の形態のNAND型セルアレイの説明と 変わらない。よって、第一の実施の形態に説明したシー ケンスによって、リードディスターブを検出したデータ プロックをリフレッシュすることが可能である。

【0136】[第三の実施の形態] 図17に本発明の第 三の実施の形態に係る半導体記憶装置の構造を示す。本 実施の形態は、第二の実施の形態のNAND型メモリセ ルブロック49をAND型メモリセルブロックに変更し たものである。なお、第一の実施の形態および第二の実 施の形態と同一の部分や同一の電圧関係には、同一符号 をつけて詳しい説明は省略する。

【0137】図17は、図5に対応するAND型メモリ セルブロックの回路図である。図17のメモリセルブロ ック49はデータを格納するAND型メモリセルブロッ ク49を示すが、電荷蓄積電極を有するMOSトランジ スタからなる不揮発性メモリセルM0~M15が電流端 子を並列に接続され、一端が選択トランジスタS1を介 してBLと記してあるデータ転送線に接続されている。 また他の一端は選択トランジスタS2を介してSLと記 してある共通ソース線に接続されている。また、それぞ れのトランジスタは、同一のウェル領域上に形成されて いる。nをブロックインデックス(自然数)とすると、 それぞれのメモリセルM0~M15の制御電極は、WL Oa~WL15aと記したデータ選択線に接続されてい る。また、データ転送線に沿った複数のメモリセルブロ ックから1つのメモリセルブロックを選択してデータ転 送線に接続するため、選択トランジスタS1の制御電極 はブロック選択線SSLaに接続されている。さらに選

択トランジスタS2の制御電極はブロック選択線GSLaに接続されており、いわゆるAND型メモリセルブロック49(破線の領域)を形成している。本実施の形態では、メモリセルブロック49に16=24個のメモリセルが接続されている例を示したが、データ転送線およびデータ選択線に接続するメモリセルの数は複数であればよく、2n個(nは正の整数)であることがアドレスデコードをする上で望ましい。

【0138】さらに、図20、図21(a)、図21(b)は、メモリセルブロック49のパターン平面図、10矢視B-B′方向断面図、矢視C-C′方向断面図である。特に、図20では、メモリセル構造をわかりやすくするために、制御ゲート電極27よりも下の構造のみを示している。図21(a)、図21(b)において、例えば3nmから15nmの厚さからなるシリコン酸化膜またはオキシナイトライド膜25,25SL,25GSLから形成されたトンネルゲート絶縁膜を介して、例えばリンまたは砒素を1018cm-3から1021cm-3添加したポリシリコンからなる電荷蓄積層26が10nmから500nmの厚さで形成されている。これ20らは、例えばシリコン酸化膜からなる素子分離絶縁膜24が形成されていない領域上に、p型シリコン領域23と自己整合的に形成されている。

【0139】この上に、例えば厚さ5nmから30nm の間のシリコン酸化膜またはオキシナイトライド膜、ま たはシリコン酸化膜/シリコン窒化膜/シリコン酸化膜 からなるブロック絶縁膜50が形成されている。これら は、例えばシリコン酸化膜からなる素子分離絶縁膜24 が形成されていない領域に、p型シリコン領域23と自 己整合的に形成されている。これは、例えばp型シリコ 30 ン領域23に25,26を全面堆積した後、パターニン グしてp型シリコン領域23に達するまで、例えば0. 05~0.5μmの深さエッチングし、絶縁膜24を埋 め込むことで形成することができる。このようにメモリ セル部の25および26を段差の少ない平面に全面形成 できるので、より均一性の向上した特性の揃った成膜を 行うことができる。また、セル部の層間絶縁膜46とn 型拡散層28は、トンネル絶縁膜25を形成する前にあ らかじめトンネル絶縁膜25を形成する部分に例えばポ リシリコンによるマスク材を形成し、イオン注入によっ 40 てn型拡散層を形成後、全面に層間絶縁膜46を堆積 し、CMPおよびエッチバックによって25部分に相当 する部分の前記マスク材を選択的に取り除くことで自己 整合的に形成することができる。

【0140】さらに、ポリシリコン、またはWSi(タングステンシリサイド)とポリシリコンとのスタック構造、またはCoSiとポリシリコンのスタック構造からなる制御ゲート電極27が10nmから500nmの厚さで形成されている。この制御ゲート電極27は、図20において隣接するメモリセルブロックで接続されるよ 50

42

うに紙面左右方向にブロック境界まで形成されており、データ選択線WLO~WL15およびブロック選択ゲート制御線SSL、GSLを形成している。なお、p型シリコン領域23は、n型シリコン領域22によってp型半導体基板21と独立に電圧印加できるようになっていることが、消去時の昇圧回路負荷を減らし消費電力を抑えるためには望ましい。

【0141】図21(b)に示すように、メモリセルに 相当するC-C'断面においてこれらゲート電極の下に は、例えば5nmから200nmの厚さのシリコン窒化 膜またはオキシナイトライド膜からなる層間絶縁膜46 を挟んでソースまたはドレイン電極となるn型拡散層 2 8が形成されている。これら拡散層28、電荷蓄積層2 6および制御ゲート電極27により、電荷蓄積層26に 蓄積された電荷量を情報量とする浮遊ゲート型EEPR OMセルが形成されており、そのゲート長としては、 0. 5 μ m以下 0. 0 1 μ m以上とする。図 2 1 (b) のように、層間絶縁膜46はソース・ドレイン電極28 を覆うように、チャネル上にも形成される方が、ソース ・ドレイン端での電界集中による異常書込みを防止する のに望ましい。これらソース・ドレインn型拡散層28 としては、例えばリンや砒素、アンチモンを表面濃度が 1017cm-3から1021cm-3となるように深 さ10 nmから500 nmの間で形成されている。さら に、これらn型拡散層28はBL方向に隣接するメモリ セル同士共有され、AND型メモリセルが実現されてい る。

[0142] st. 27SSL, 27GSLt. 2hr れSSLおよびGSLに相当するブロック選択線に接続 されたゲート電極であり、プロック選択線部では、26 と27の間の層間絶縁膜50が剥離され、EEPROM のデータ選択線WL0~WL15と同層で形成されてい る。ここで、図20および図21(a)に示すように、 プロック選択トランジスタS1は、28および28dを ソース・ドレイン電極とし、2755Lをゲート電極と したMOSFETとして形成されており、ブロック選択 トランジスタS2は、28および28sをソース・ドレ イン電極とし、27GSLをゲート電極としたMOSF ETとして形成されている。ここで、ゲート電極27S SLおよび27GSLのゲート長は、メモリセルゲート 電極のゲート長よりも長く、例えば1μm以下0.02 μm以上と形成することにより、ブロック選択時と非選 択時のオンオフ比を大きく確保でき、誤書き込みや誤瞭 み出しを防止できる。本実施の形態では、図17で示す ようにAND型メモリセルを用いているので、メモリセ ルブロックの直列抵抗を小さく一定とすることができ、 多値化した場合のしきい値を安定させるのに向いてい

【0143】図18に、図17のAND型のメモリセルアレイに対応したリードディスタープ評価用センスアン

プとデータラッチの回路を示す。また、図19に、図1 7のAND型のメモリセルアレイに対応したリードディ スタープ評価用の制御ロジック回路を示す。

【0144】本回路は、基本的には、それぞれ図6およ び図7と同じであるが、トランジスタQ8の接続位置が 異なっており、プルアップトランジスタQ19とインバ ータ Inv1が追加されている。ここで、プルアップト ランジスタQ19は、しきい値が負であるディプリッシ ョン(depletion)トランジスタによって形成されてお り、このトランジスタQ19の代わりに例えば1ΚΩ以 10 上10ΜΩ以下の抵抗案子を用いても構わない。ここ で、Q19の抵抗は、インバータInv2の出力抵抗と Q3のオン抵抗の和より小さい値となるようにし、イン パータ Inv 2の論理出力が "L"の場合に、インバー タInv3の入力も"L"の論理反転しきい値以下にな るようにする。

【0145】AND型のメモリセルアレイでは、書込み データしきい値がリードディスターブにより消去しきい 値に近づき、NAND型の場合と方向が逆であるため、 リードディスターブが生じた時の図18のDI/OBの 20 データ出力の論理値の値がDI/Oと逆になる。そこ で、これら回路変更および追加回路は、この論理値の向 きの相違に対する補正を行うものである。ここで、図1 9の回路は、図7の回路を含むので、その動作は、図9 で示した論理表から容易に類推できるので省略する。

【0146】次に、データ選択線WLとブロック制御線 SSL、GSL、および回路プロック4と回路プロック 11に関するタイミングチャートを図22に示す。

【0147】まず、リードディスターブ検出用メモリセ ルQ12およびQ13は、メモリセルエレメントM0~ 30 M15の書込みしきい値と同じしきい値に設定されてい るとする。書込みしきい値に設定するシーケンスについ ては、第一の実施の形態と同様にすればよい。また、読 み出し (read) 動作においては、信号 φ 2 が供給される トランジスタQ2は閉じたままで構わないので省略す る。また、REENB1は図11のWL0a~WL15 aまでに電圧印加されている期間 "H" になるような信 号とする。ここで、M14を読み出す場合を例として挙 げる。

【0148】まず、制御線OWLを (Vref2+Q1 40 4のしきい値)以上の電位にして、Q14およびQ15 を導通状態にし、Q12およびQ13のゲート電極に、 メモリセルアレイ1の対応するデータ選択線WL14a およびWL15aと同じ電位が印加されるようにする。 この時、制御線SWLを"L"にし、ノードVRとQ1 2, Q13とを電気的に分離する。ついで、ブロック選 択線GSLaが"L"である期間、つまり、BL2prec harge期間中に制御線GSLGに"H"パルスを印加 し、Q11のゲート電極を"L"にプレチャージする。

ク選択線GSLaのパルスの立ち上がり以前となるよう にし、Q11のゲート電極にブロック選択線GSLaの 立ち上がり電圧が印加されないようにする。

【0149】ついで、信号φ6をV2′電圧とすること によりV2″の電位をデータ転送線BLT2に転送す る。ここで、V2"はトランジスタQ6のしきい値をV thとして(Vth+V2')となる値と設定し、V 2' はセンスアンプとなるトランジスタQ5のしきい値 以上の電圧であり、例えば0.5Vと5Vとの間が望ま しい。このようにすることにより、トランジスタS1. M0~M15のソースおよびドレイン領域、さらにトラ ンジスタQ11, Q12, Q13のソースおよびドレイ ン領域をV2″に充電する。

【0150】その後、共通ソース線SLに接続された側 のプロック選択線GSLaを"H"にする。第一の実施 の形態と異なり、Q11のゲート電圧が0Vが保持され ているので、Q11は遮断状態となり、Q12、Q13 のソース・ドレイン電極にはV2″の一定電圧が印加さ れる。よって、Q12, Q13のリードディスターブを 第一の実施の形態よりもセル電流 I cellの値に依ち ず揃えることができ、 I c e l l の設定値が変化しても 安定にリードディスタープストレスを印加することがで きる。この時、トランジスタQ11が遮断状態なので、 V2″として0V以外の電圧を選んでも、データ転送線 BLから共通ソース線SLへ電流が流れず、より低消費 電力化が図れる。上記V2″はV11′よりも高い電位 であり、V11'よりもより強いリードディスターブを 与えるための電圧である。また、セルトランジスタの書 込みしきい値下限と書込みしきい値平均との差以上に、 V2′をV11よりも上昇させることにより、トランジ スタQ12およびQ13の方が、メモリセルアレイ1中 のメモリセルトランジスタよりもリードディスターブス トレスを大きくできる。図25 (b) で示したように、 リードディスターブストレスが大きい方が、ストレス印 加時間に対するしきい値変化の割合が大きい。よって、 V2′をV11よりも上昇させることにより、トランジ スタの消去しきい値ばらつきがあっても、メモリセルア レイ 1 のメモリトランジスタがリードディスタープを生 じるよりも早くQ12またはQ13でリードディスター ブを検出するには望ましい。

【0151】ついで、データ制御線ドライバ(DRV a) 2に接続されたプロックのデータ選択線WL14a が選択されたとすると、データ選択線WL14aがVr e f 2に設定される。具体的には、データ読み出し時、 データを読み出すプロックのロウデコーダ(RDEC a) 3が活性化され、SSLa、WL14a、WL14 aを除いたWLOa~WL15a、およびブロック選択 線GSLaにそれぞれ、例えばVcc、Vref2、V read2、Vccなる電圧が印加される。なお、非選 なお、制御線GSLGのパルスの立ち下がりは、ブロッ 50 択のブロックのSSL、WLO~WL15、およびGS

しは読み出し期間中フローティング (floating) または 0 Vに維持され、データの誤読み出しや破壊が生じない ようにする。Vref2は、メモリセルの書込みしきい 値および消去しきい値の中間、例えばOVから2Vの間 に設定される。残りの非選択データ選択線WLOa~W L13aおよびWL15aは、Vread発生回路41 cから出力されたVread2が与えられ、メモリセル の消去しきい値の最低値よりも低い電圧に設定される。 さらに、データ転送線に接続された側のブロック選択線 SSLaにもVccが与えられる。ついで、Q12およ 10 びQ13のゲート電極に、メモリセルアレイ1の対応す るデータ選択線WL14aおよびWL15aと同じ電 位、つまり、それぞれVref2およびVread2を 印加する。これら電圧制御によって、選択ブロックの非 選択ダミーデータ選択線DWL15aに接続されたQ1 3のゲート電極にはVread2が印加され、ソースお よびドレイン電極にV2″の電圧が印加される。一方、 選択プロックの非選択ダミーデータ選択線DWL15a に接続されたメモリセルM15のゲート電極にはVre ad2が印加され、ソースおよびドレイン電極には、B 20 L2precharge期間は、V11′の電位が印加され、そ の他の読み出し期間にはV11′から0Vの間の電圧が 印加される。よって、V2″をV11′よりも低い電圧 とすることによって、Q13の方がM15よりも大きな リードディスタープストレスを印加することができる。 ここで、図25 (a), (b) に示したように、リード ディスタープストレス、つまりソース・ドレイン電極と ゲート電極の電位差が大きいほど、しきい値変化も大き くなる。よって、メモリセルアレイ1に含まれるデータ メモリセルエレメントより大きなリードディスタープス 30 トレスが印加されたリードディスタープ評価用セルアレ イおよびスイッチ4内のリードディスターブ検出用メモ リセルは、メモリセルアレイ1よりも早くリードディス ターブ検出しきい値に達する。これにより、メモリセル アレイ1のデータがリードディスタープによって破壊さ れる前に、リードディスターブ評価用セルアレイおよび スイッチ4内のリードディスタープ検出用メモリセルに よってリードディスターブを検出することができる。こ こまでは、リードディスタープストレスをQ13に与え る(図22のリードディスタープストレス印加 read d 40 isturb stress apply) 期間に当たる。

【0152】この後、信号φ7、制御線OWLを"L" にしてリードディスタープストレスをQ13に与える期 間を終了する。このリードディスタープストレス印加

(readdisturb stress apply) 期間の長さとしては、図 11のメモリセルブロックに対する読み出しサイクルの 長さ、すなわち、図22のBL2precharge、BLT2d ischarge、data Vth sense期間の総和になるべく近くな ることが、メモリセルブロック49に含まれるデータメ モリセルとリードディスターブ印加時間を揃え、より正 50 スターブを生じた場合に放電を行う(BLT2discharg

確なリードディスターブ検出を行うのに望ましい。 【0153】ついで、信号 68を "H" にして、トラン ジスタQ8を導通状態とし、ノードn1を"H"にプリ セットする。この時、第二の実施の形態と異なり信号。 3は"L"なので、D1/OBはトランジスタQ19に よってプルアップされ、"H"となったままである。よ って、DI/Oは信号 ø 8 の状態に依らず "L" に維持 される。また、同時に、制御線SWLを"H"にし、Q 12およびQ13のゲート電極にノードVRの電位を印 加する。ここで、ノードVRの電位は、Q12やQ13 の書込みしきい値がリードディスタープによって低下 し、リードディスターブを生じたことを検知するのに用 いるしきい値電圧となる。よって、例えば書込み直後の しきい値の最低値をVthw、消去直後のしきい値の最 大値をVtheとして、VthwとVtheとの範囲内 となる値であり、(Vthw+Vthe)/2から、V thw- (センスアンプ感度) ~Vthw-0.1 [V] の間に設定するのが、安定なリードディスターブ 検出には望ましい。ここで、信号 ø 1 を "H" にした 後、信号 6 6 を V 1 1 電位とすることにより、トランジ スタQ1およびQ6を通じてBLT2をV11'まで充 電する。ここで、信号φ6はトランジスタQ6のしきい 値をVthとして(Vth+V11')となる値に設定 しているので、データ転送線BLT2がV11'になる とQ6が遮断状態となり、BLT2の放電が止まる。B LT2がV11′に達した後、信号φ6を0VとしQ6 を遮断する。ここまでは、BLT2をプレチャージする (BLT 2 precharge) 期間に当たる。V1はV11' となるようにする。

【0154】ついで、制御線GSLGを"H"にする。 このタイミングは、メモリセルアレイ1は "BL2disc harge"と書かれた期間内に行うようにする。この期間 内ではメモリセルアレイ1の読み出しセルはデータ転送 線の電荷を放電している期間なので、ブロック選択線G SLaは"H"となり、トランジスタQ11のゲート電 極には"H"が加えられる。これによりトランジスタQ 11が導通状態となり、リードディスターブ検出用メモ リセルQ12またはQ13のしきい値がVR以下ならば 導通状態となり、データ転送線BLT2の電位は低下す る。この場合は、Q12またはQ13のいずれかでリー ドディスターブを生じた場合に対応する。一方、リード ディスターブ検出用メモリセルQ12およびQ13のし きい値がすべてVRより高いならばメモリセルQ12ま たはQ13は遮断状態となるため、データ転送線BLT 2の電位低下はない。この場合は、Q12かQ13の両 方でリードディスターブを生じていない場合に対応す る。このタイミングでは信号ゅ6は0Vなので、トラン ジスタQ5のゲート電極の電位はV1で低下しない。こ こまでは、BLT2をQ12またはQ13がリードディ

e) 期間に当たる。

【0155】ついで、信号φ1および信号φ8を"L" とした後、信号 φ 6 が供給されるトランジスタQ 6 のゲ ートにV12なる電圧を加えることによって、トランジ スタQ5のゲート電極ノードにBLT2の電荷の移送を 行う。V12は、V11以下の電圧で、トランジスタQ 5のしきい値よりも高い電圧に設定され、例えば1.5 Vとする。通常、データ転送線BLT2の容量CBは、 トランジスタQ5のゲート電極ノードの容量CSより1 0倍以上大きいので、BLT2の前記電位低下は、トラ 10 ンジスタQ5のゲート電極ノードでは、 (CB/CS) 倍に増幅される。これにより、リードディスターブを検 知しない場合には、トランジスタQ5のしきい値よりも トランジスタQ5のゲート電圧が上昇したままなので、 トランジスタQ5が導通状態となる。一方、リードディ スタープを生じたことを検知した場合には、データ転送 線BLT2の電位低下し、トランジスタQ5のしきい値 以下にトランジスタQ5のゲート電圧が低下し、トラン ジスタQ5が遮断状態となる。

【0156】この後、信号 4として "H" パルスを与 20 えることにより、トランジスタQ5の導通/非導通状態 をノード n 1 に転送する。これにより、リードディスタ ープを検知しない場合には、ノードn1は信号。4の "H"への立ち上がりにより "L"に変化する。 つい で、信号 ø 3 として "H" パルスを与えることにより、 ノード n 1 がインパータ I n v 2 によって反転した信号 をDI/OBに出力する。第二の実施の形態と異なり、 本実施の形態では、この期間のみQ3は導通状態となる ので、信号 ø 3 が "H" の期間を短くできる。よって、 DI/OBに観パルスやグリッジが生じても信号 φ 3 が 30 "L"の期間は制御ロジック回路6は誤動作せず、より 安定した動作を実現できる。この後、DI/OBの出力 によって、リードディスターブを生じたことを検知した 場合には、ブロックアドレスラッチ 7 にプロックアドレ スを記憶する方法は前記の述べた通りである。ここまで は、リードディスターブを生じたかどうかセンスする (erase Vth sense) 期間に当たる。

【0157】この後、信号 6、信号 63、制御線GSLG, SWLを"L"にしてeraseVth sense期間を終了する。ここで、図16のリードディスターブストレス印40加 (read disturb stress apply) は、BL2prechargeの開始と同時かそれ以降に開始されるようにし、eraseVth senseは、data Vth senseの終了と同時かそれ以前に終了されるようにする。このようにすることにより、回路ブロック4のメモリセルのリードディスターブ評価およびリードディスターブストレス印加をメモリセル49の読み出し(read)動作サイクル以内に行うことができ、読み出し操作は従来と同じ一回で良く、読み出し時間がデータリフレッシュを行わない従来より増大せず高速である。しかも、ブロック検知のためのデータセルの50

48

追加読み出しも必要なく、データセルの追加読み出しに 起因する読み出しストレスの増加やデータ破壊を防ぐこ とができる。勿論、例えばerase Vth senseは、data Vt h senseと開始や終了タイミングと一致させることによ り、タイミング発生回路を共通化でき回路を削減するこ とができる。

【0158】本実施の形態では、第一の実施の形態の特長に加え、erase Vth senseとdataVth senseとを同時タイミングで行うことができ、信号φ4をデータメモリセルのセンスアンプ46とリードディスターブ評価用センスアンプ5で共通化できタイミング発生回路を削減することができる。さらに、いずれかのセンスアンプ5または46が先に動作すると、データ転送線BLT2またはBL2の電圧が大きく変化し、遅れて動作するセンスアンプに接続されたデータ転送線に大きな容量性結合の電圧変動を生ずる。よって、本実施の形態では、erase Vth senseとdata Vth senseのタイミングを一致させることができるので、この電圧変動を低減でき、データやリードディスターブ評価の誤読み出しを減らすことができる。

【0159】本実施の形態のANDメモリセルブロック構造でも、第一の実施の形態となんら変わりなくリードディスターブを検出できることは明らかであろう。また、書込みおよび消去動作について、選択ブロックの非選択ゲートをオフにする以外は、第一の実施の形態のNAND型セルアレイの説明と変わらない。さらに、ブロック消去後に必ず回路ブロック4内の全セルについて書き込みを行うように変更することによって、第一の実施の形態で説明したシーケンスにしたがって、図14

(b) のようにリードディスターブを検出したデータブ ロックをリフレッシュすることが可能である。

【0160】 [第四の実施の形態] 図23および図24に本発明の第三の実施の形態に係る半導体記憶装置の構造を示す。本実施の形態は、第一の実施の形態の浮遊型ゲートを用いたNAND型メモリセルブロック49をMONOS型ゲートを用いたNAND型メモリセルブロックに変更したものである。図23(b)および図24はそれぞれ、図3(a),(b)に対応するNAND型メモリセルブロックのB-B′、およびA-A′に対応する矢視断面図である。なお、パターン平面図は、図2

(b) と同一なので省略する。さらに、図23 (a) は、B-B' 同一方向に沿った、27SSL部の矢視断面図である。

【0161】図23および図24は、例えばSiNやSiONを電荷蓄積層26としたMOSトランジスタからなる不揮発性メモリセル(メモリセルエレメント)MO~M15が直列に接続され、一端が選択トランジスタS1を介してBLと記してあるデータ転送線に接続されている。また他の一端は選択トランジスタS2を介してSLと記してある共通ソース線に接続されている。また、

それぞれのトランジスタは、同一のウェル領域上に形成されている。

【0162】図23および図24において、例えばボロ ン不純物濃度が10¹⁴cm⁻³から10¹⁹cm⁻³ の間のp型シリコン領域23に、例えば1nmから10 nmの厚さからなるシリコン酸化膜またはオキシナイト ライド膜からなるトンネルゲート絶縁膜を介して、例え ばSiN、SiONからなる電荷蓄積層26が3nmか ら50nmの厚さで形成されている。この上に、例えば 厚さ2nmから10nmの間のシリコン酸化膜からなる 10 層間絶縁膜50を介して、例えばポリシリコンやWSi (タングステンシリサイド) とポリシリコンとのスタッ ク構造、またはNiSi、MoSi、TiSi、CoS iとポリシリコンのスタック構造からなる制御ゲート電 極27が10nmから500nmの厚さで形成されてい る。この制御ゲート電極27は、図2(b)において隣 接するメモリセルブロックで接続されるように紙面左右 方向にプロック境界まで形成されており、データ選択線 WLO~WL15および選択ゲート制御線SSL,GS Lを形成している。

【0163】なお、p型シリコン領域23は、n型シリコン領域22によってp型半導体基板21と独立に電圧印加できるようになっていることが、消去時の昇圧回路負荷を減らし消費電力を抑えるためには望ましい。本実施の形態のゲート形状では、p型シリコン領域23の側壁が絶縁膜24で覆われているので、浮遊ゲート電極26を形成する前のエッチングで露出することがなく、ゲート電極26がp型シリコン領域23よりも下に来ることを防ぐことができる。よって、p型シリコン領域23と絶縁膜24との境界での、ゲート電界集中やしきい値を上た寄生トランジスタが生じにくい。さらに、電界集中に起因する書込みしきい値の低下現象、いわゆる、サイドウォーク現象が生じにくくなるため、より信頼性の高いトランジスタを形成することができる。

【0164】これらゲート電極の両側には、例えば5n mから200nmの厚さのシリコン窒化膜またはシリコ ン酸化膜からなる絶縁膜43を挟んでソースまたはドレ イン電極となるn型拡散層28が形成されている。これ ら拡散層28と電荷蓄積層26、制御ゲート電極27に より、M-ONO-S型不揮発性EEPROMセルが形 40 成されており、電荷蓄積層のゲート長としては、0.5 μ m以下 0. 0 1 μ m以上とする。これらソース・ドレ インn型拡散層28としては、例えばリンや砒素、アン チモンを表面濃度が10¹⁷ cm⁻³から10²¹ cm -3となるように深さ10 nmから500 nmの間で形 成されている。さらに、これらn型拡散層28はメモリ セル同士で直列に接続され、NAND接続が実現されて いる。また、図において、27SSL, 27GSLは、 それぞれSSLおよびGSLに相当するブロック選択線 に接続されたゲート電極であり、前記MONOS型EE 50 50

PROMの制御電極と同層で形成されている。これらゲート電極は、例えば3nmから15nmの厚さのシリコン酸化膜またはオキシナイトライド膜からなるゲート絶縁膜25SSLおよび25GSLを介してp型シリコン領域23と対向し、MOSトランジスタを形成している。ここで、制御ゲート電極27SSLおよび27GSLのゲート長は、メモリセルゲート電極のゲート長りも長く、例えば 1μ m以下 0.02μ m以上と形成することにより、プロック選択時と非選択時のオン/オフ比を大きく確保でき、誤書き込みや誤読み出しを防止できる。

【0165】また、27SSLの片側に形成されたソー スまたはドレイン電極となるn型拡散層28dは、例え ばタングステンやタングステンシリサイド、チタン、チ タンナイトライド、またはアルミニウムからなるデータ 転送線36 (BL) とコンタクト31 dを介して接続さ れている。ここで、データ転送線36(BL)は、隣接 するメモリセルブロックで接続されるように図2(b) の紙面上下方向にブロック境界まで形成されている。一 方、27GSLの片側に形成されたソースまたはドレイ ン電極となるn型拡散層28Sは、コンタクト31Sを 介してソース線となるSLと接続されている。このソー ス線SLは、隣接するメモリセルブロックで接続される ように図2(b)の紙面左右方向にプロック境界まで形 成されている。勿論、n型拡散層285を紙面左右方向 にブロック境界まで形成することにより、ソース線とし てもよい。これらBLコンタクトおよびSLコンタクト としては、例えばn型またはp型の不純物がドープされ たポリシリコン、タングステンやタングステンシリサイ ド、Al、TiN、Tiなどが充填されて、導電体領域 となっている。さらに、これら共通ソース線SLおよび データ転送線BLと、前記トランジスタとの間は、例え ばSiO2、SiNからなる層間絶縁膜29によって充 填されている。さらに、このデータ転送線BL上部に は、例えばSiO2やSiN、または、ポリイミドから なる絶縁膜保護層37や、図には示していないが、例え ぱW、A1やCuからなる上部配線が形成されている。 【0166】本実施の形態では、第一の実施の形態の特 長に加え、MONOS型セルを用いているため、第一の 実施の形態の浮遊ゲート型EEPROMセルよりも書き 込み電圧および消去電圧を低電圧化することができ、素 子分離間隔を狭めゲート絶縁膜厚を薄膜化しても耐圧を 維持することができる。よって、高電圧が印加される回 路の面積を小さくでき、よりチップ面積を縮小すること ができる。さらに、第一の実施の形態と比較して、電荷 蓄積層26の厚さを20nm以下に小さくでき、よりゲ ート形成時のアスペクトを低減でき、ゲート電極の加工 形状を向上させ、層間絶縁膜28のゲート間の埋め込み も向上させることができ、より耐圧を向上させることが できる。また、浮遊ゲート電極を形成するためのプロセ

スやスリット作成プロセスが不要であり、より製造プロセスを短くすることができる。また、電荷蓄積層26が絶縁体で、1つ1つの電荷トラップに電荷が捕獲されているので、放射線に対して電荷が抜けにくく強い耐性を持たせることができる。さらに、電荷蓄積層26の側壁絶縁膜43が薄膜化しても、電荷蓄積層26に捕獲された電荷がすべて抜けてしまうことなく良好な保持特性を維持できる。

【0167】本実施の形態の構成でも、第一および第二の実施の形態となんら変わりなくリードディスターブを 10 検出できることは明らかであろう。また、書込みおよび 消去動作についても、第一および第二の実施の形態のNAND型セルアレイの説明と変わらない。よって、第一の実施の形態に説明したシーケンスによって、リードディスターブを検出したデータブロックをリフレッシュすることが可能である。

【0168】この発明は上記実施の形態に限られない。 実施の形態ではスイッチング素子として主にn型MIS FETを用いたが、これらは、ゲート入力を反転すれ ば、p型n型を入れ替えてもよい。本実施の形態では、 EEPROMからなる不揮発性半導体素子を例に挙げた が、本発明の構成は、複数のデータ選択線と複数のデー タ転送線からなるメモリマトリックスで、複数データ選 択線を有するメモリセルブロックにおいて、データ転送 線方向に隣接するブロックでデータ制御線ドライバが左 右に振り分けられた配置のメモリでは有効であることは 明らかである。例えば強誘電体メモリや磁区反転に時間 がかかる強磁性体メモリのブロックについても、本方法 が適法できることは言うまでもない。また、素子分離膜 や絶縁膜形成法自身は、シリコンをシリコン酸化膜やシ 30 リコン窒化膜に変換するこれら以外の方法、例えば酸素 イオンを堆積したシリコンに注入する方法や、堆積した シリコンを酸化する方法を用いてもかまわない。また、 電荷蓄積層26は、TiO2やAl2O3、あるいはタ ンタル酸化膜、チタン酸ストロンチウムやチタン酸バリ ウム、チタン酸ジルコニウム鉛やそれらの積層膜を用い ても構わない。実施の形態としては、半導体基板21と してp型Si基板を想定したが、代わりにn型Si基板 やSOI基板のSOIシリコン層またはSiGe混晶、 SiGeC混晶など、シリコンを含む単結晶半導体基板 40 であればよい。さらに、p型シリコン領域23上のn型 MOSFETの形成について述べたが、n型シリコン領 域23上のp型MOSFETの形成に置き換えてもよ く、その場合、上述の実施の形態のn型をp型、p型を n型と読み替え、ドーピング不純物種のAs、P、Sb をIn、Bのいずれかと読み替えればよい。また、制御 ゲート電極27はSi半導体、SiGe混晶、SiGe C混晶、TiSi、NiSi、CoSi、TaSi、W Si、MoSiなどのシリサイドやポリサイド、Ti、 Al、Cu、TiN、Wなどの金属を用いることがで

52

き、多結晶であってもよいし、これらの積層構造にしてもよい。また、アモルファスSi、アモルファスSiGeに混晶を用いることができ、これらの積層構造にしてもよい。さらに、電荷蓄積層26はドット状に形成されていても構わず、本方法が適用できることは言うまでもない。

【0169】以上第一乃至第四の実施の形態を用いてこの発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。【0170】

【発明の効果】本発明の実施の形態の構造を用いれば、 読み出し操作によるデータ破壊を事前に防ぐことができる。さらに、データを読み出すセルに対しては、読み出 し操作は従来と同じ一回で良く、データ読み出しと同時 にデータ破壊を生じつつあるブロックを検知するので、 読み出し時間がデータリフレッシュを行わない従来例よ り増大せず高速である。しかも、ブロック検知をするた めのデータセルの追加読み出しも必要なく、データセル の追加読み出しに起因する読み出しストレスの増加やデータ破壊を防ぐことができる。

【0171】さらに、NAND型およびAND型配置の メモリセルブロックの場合には、読み出しを行ったプロ ックに含まれる非選択メモリセルエレメントについてリ ードディスターブが評価でき、ブロック内で最もリード ディスターブストレスを強く受けたセルと同条件で評価 することができる。よって、読み出しを行うセルのみの リードディスターブを調べる従来例よりも正確に、デー タ破壊が生じつつあるブロックを検知できる。さらに、 プロック毎に消去および書込み回数の履歴が異なりリー ドディスターブの劣化状態が異なる場合でも、ブロック 毎の履歴に沿ったリードディスターブの最悪値が評価で きる。また、データを読み出すセルと同じ形状のリード ディスターブを検出するセルを用いることができ、リー ドディスターブが加わる時の、制御電極の電圧は前記リ ードディスターブ検出用メモリセルとデータ記憶セルで 共通にすることができる。よって、リードディスタープ を受ける検出する場合の素子ばらつきや電圧ばらつきに よる影響を小さくし、データ記憶用のメモリセルエレメ ントの制御電圧源やデータ制御線駆動回路は従来例と同 じものを用いることができる。また、メモリセルアレイ に対しては、データ転送線を1つ追加するだけでよく、

データ転送線の伸びる方向にメモリセルの追加は必要な く、データ選択線の伸びる方向に面積増大を伴わずに回 路を構成することが可能である。

【0172】さらに、データ破壊が生じつつあるブロックの位置情報を少なくとも電源投入後継続して保持しているので、読み出し直後にデータを再書込みする必要がない。しかも、リードディスターブ検出を行った破壊が生じないので、リードディスターブ検出を行った後も、再書込み(データリフレッシュ)を行わない状態では、再び当該セルを読み出すことによりリードディスターズを検出できる。また、1つのブロックでリードディスターブを検出できる。また、1つのブロックをデータリフレッシュする前でも、他のブロックのリードディスターブを検出できる。よって、例えばリードディスターブを検出できる。よって、例えばリードディスターブを生じたブロックを電源を遮断する前の時間に余裕がある時にまとめて再書込みを行えば良いので、より、データを読み出し速度をデータリフレッシュを行わない従来例と同等に保つことができる。

【0173】さらに、リードディスターブ状態を検出する比較器および一時データ記憶メモリをデータ転送線の20本数分用意する必要がなく、1つのデータ転送線分準備すればよいので回路規模を小さくすることができる。さらに、読み出し電流を大きく確保することができるので、より、読み出し電圧のマージンを広げることができ、安定で高速な読み出しが実現できる。さらに、NAND型メモリセルブロックにおいては、読み出し時に直列に接続されたメモリセルエレメントの抵抗の影響を小さくすることができるので、前記メモリセルエレメントのデータ状態に依らず安定したデータ読み出しが実現できる。30

【0174】また、リードディスターブを検出しリフレッシュを行うことで、(リードディスターブ判定までのストレス印加累計読み出し回数)×(メモリセルの書込み消去可能回数)まで、読み出し回数を増やすことができる。よって、リフレッシュを行わない従来例よりも読み出し回数を大幅に増加することができ、より信頼性が高いメモリセルを実現することができる。

【図面の簡単な説明】

【図1】本発明の第一の実施の形態に係る半導体記憶装置について説明するためのもので、NAND型またはA 40 ND型EEPROMの概略的なブロック構成を示す図。

【図2】本発明の第一の実施の形態に係る半導体記憶装置のメモリセル構造を示すもので、 (a) 図はNAND型メモリセルプロックの等価回路、 (b) 図はそのパターン平面図。

【図3】本発明の第一の実施の形態に係る半導体記憶装置のメモリセル構造を示すもので、 (a) 図は図2

(a) のB-B'線に沿った矢視断面図、(b) 図は図2(a) のA-A'線に沿った矢視断面図。

【図4】本発明の第一の実施の形態に係る半導体記憶装 50

54

置について説明するためのもので、図1に示した回路に おけるメモリセルアレイ近傍のレイアウト図。

【図5】本発明の第一の実施の形態に係る半導体記憶装置について説明するためのもので、図1に示した回路におけるリードディスターブ評価用セルアレイの回路構成例を示す図。

【図6】本発明の第一の実施の形態に係る半導体記憶装置について説明するためのもので、図1に示した回路におけるセンスアンプの回路構成例を示す図。

【図7】本発明の第一の実施の形態に係る半導体記憶装置について説明するためのもので、図1に示した回路における制御ロジック回路の回路構成例を示す図。

【図8】本発明の第一の実施の形態に係る半導体記憶装置について説明するためのもので、図1に示した回路におけるブロックアドレスラッチの回路構成例を示す図。

【図9】本発明の第一の実施の形態に係る半導体記憶装置について説明するためのもので、図7に示した制御ロジック回路の論理値を示す図。

【図10】本発明の第一の実施の形態に係る半導体記憶装置について説明するためのもので、複数のリードディスターブブロックを検出する検出回路の構成例を示す図。

【図11】本発明の第一の実施の形態に係る半導体記憶 装置の動作、および半導体記憶装置におけるメモリセル トランジスタのしきい値の変化を判別する方法について 説明するためのタイミングチャート。

【図12】本発明の第一の実施の形態に係る半導体記憶 装置におけるデータリフレッシュ動作について説明する ためのフローチャート。

【図13】図12に示した一部のシーケンスの動作を詳しく説明するためのフローチャート。

【図14】リードディスターブストレス印加累計時間とメモリセルの消去しきい値との関係について説明するためのもので、(a) 図はNAND型アレイの場合、

(b) 図はAND型アレイの場合を示す特性図。

【図15】本発明の第二の実施の形態に係る半導体記憶 装置について説明するためのもので、リードディスター ブ評価用セルアレイの回路構成例を示す図。

【図16】本発明の第二の実施の形態に係る半導体記憶 装置の動作、および半導体記憶装置におけるメモリセル トランジスタのしきい値の変化を判別する方法について 説明するためのタイミングチャート。

【図17】本発明の第三の実施の形態に係る半導体記憶 装置について説明するためのもので、リードディスター ブ評価用セルアレイの回路構成例を示す図。

【図18】本発明の第三の実施の形態に係る半導体記憶装置について説明するためのもので、図17に示したAND型の評価用セルアレイに対応したリードディスターブ評価用センスアンプとデータラッチの回路構成例を示す図。

*4…リードディスターブ評価用(データ破壊評価用)セ ルアレイおよびスイッチ、

【図19】本発明の第三の実施の形態に係る半導体記憶 装置について説明するためのもので、図17に示したA ND型の評価用セルアレイに対応した制御ロジック回路 の構成例を示す図。

5…センスアンプ/データラッチ、

【図20】本発明の第三の実施の形態に係る半導体記憶 装置におけるメモリセルのパターン平面図。

6…制御ロジック回路、

【図21】本発明の第三の実施の形態に係る半導体記憶 装置のメモリセル構造を示すもので、(a)図は図20 のB-B'線に沿った矢視断面図、(b)図は図20の

7…ブロックアドレスラッチ、

C-C'線に沿った矢視断面図。

21…p型半導体基板、 22…n型シリコン領域、

【図22】本発明の第三の実施の形態に係る半導体記憶 装置の動作について説明するためのもので、図17乃至 図19に示した回路を用いた場合のタイミングチャー

23…p型シリコン領域(p型ウェル領域)、

24…絶縁膜、

【図23】本発明の第四の実施の形態に係る半導体記憶 装置について説明するためのもので、(a)図は図20 のC-C'線に沿った矢視断面図、(b)図は図20の

25…トンネルゲート絶縁膜、

26…電荷蓄積層(浮遊ゲート電極)、 27…制御ゲート電極、

B-B'線に沿った矢視断面図。

【図24】本発明の第四の実施の形態に係る半導体記憶 装置について説明するためのもので、図20のA-A' 20

28…ソース・ドレインn型拡散層、

線に沿った矢視断面図。

31…コンタクト、 36…データ転送線、

40…制御回路、

【図25】従来の半導体記憶装置について説明するため のもので、EEPROM半導体装置のメモリセルエレメ 41a…Vpgm発生回路、

41b···Vpass発生回路、 41 c…Vread発生回路、

ントのしきい値のゲートストレス印加時間に対する変化 を示しており、(a)図は消去状態、(b)図は書込み

42…基板電位制御回路、

状態。 【図26】従来の半導体記憶装置について説明するため のもので、(a)図はNAND型で形成される1つのメ モリセルブロック、(b)図はAND型で形成される1

45…データ入出力バッファ、

つのメモリセルブロックを示す図。

46…センスアンプ回路(センスアンプ/データラッ

【符号の説明】 1…メモリセルアレイ (セルアレイマトリックス)、 チ)、 47…アドレスパッファ、

M0~M15…不揮発性メモリセル(メモリセルエレメ

2…データ制御線ドライバ、 3…ロウデコーダ、

48…カラムデコーダ、 49…メモリセルブロック、

S1, S2…選択トランジスタ、

30 WLOa~WL15a…データ選択線、


BL1, BL2…データ転送線、

SL…共通ソース線、


ント)、


GSLa, SSLa…ブロック選択線。

図31




----TRIG POWERON






【図5】



【図6】




【図20】


[図9]

POWERON	OVO	RDENB1	TRIG	コメント
۳.	"H"or"L"	٦.	۳.	電源投入時
H	"H"or"L"	·L·	٠٢.	ロウデコーダ非選択時
'H '	٦.	74"	ef.e	ロウデコーダ選択Goodデータ時
747	-H-	'H'	"L"→"H"	ロウデコーダ選択NGデータ時
"H"	"H"or"L"	'H'or"L"	"H"	NGデータラッチ後


28d 26 SSL 48 27 SSL 26 27(WL1) 28 27(WL1) 26 27(WL3) 26 27(WL13) 26 27(WL14) 26 32 27(WL15) 26 3SL 27 GSL 28s SL3>9 2 1

【図10】







【図13】




[図14]






(b) AND型アレイ


【図18】




【図19】




【図15】




【図16】




【図17】




【図21】






【図24】



【図26】



フロントページの続き

(51) Int. Cl. 7

識別記号

FΙ

. . .

テーマコート* (参考)

H 0 1 L 29/788

.

H01L 27/10

434

29/792

29/78

3 7 1

F ターム(参考) 58025 AA03 AB01 AC01 AD01 AD04 AD05 AD07 AD08 AD09 AE08 5F001 AA01 AA13 AB02 AD53 5F083 EP02 EP22 EP76 GA09 GA15 GA16 HA02 JA04 JA05 JA33 JA35 JA36 JA37 JA40 KA12 NA01 NA08

5F101 BA01 BA45 BB02 BD34